-
公开(公告)号：CN109672524B
公开(公告)日：2021-08-20
申请号：CN201811514910.6
申请日：2018-12-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于粗粒度可重构架构的SM3算法轮迭代系统及迭代方法，迭代系统包括系统总线、可重构处理器和微处理器，可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆和4个可重构阵列块，配置单元进线口经系统总线与微处理器连接，出线口与各可重构阵列块连接；输入先进先出寄存器组经系统总线与微处理器连接；4个可重构阵列块分别与输入/输出先进先出寄存器组、通用寄存器堆连接；4个可重构阵列块之间经通用寄存器堆进行数据储存、读取和传递；输出先进先出寄存器组经系统总线与微处理器连接。此种技术方案在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等实现SM3算法的高效运算。
-
公开(公告)号：CN107679469B
公开(公告)日：2021-03-30
申请号：CN201710863757.7
申请日：2017-09-22
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
Abstract: 本发明公开了一种基于深度学习的非极大值抑制方法，针对深度学习目标检测算法预测窗口的特点，定义了一种新的置信度指数。提出了改进的窗口筛选准则和依据置信度指数对窗口参数进行加权平均的方法。相比于传统方法有着更高的定位精度，更高的召回率以及更佳的鲁棒性。本方法首先找到每个目标对应的置信度最高的窗口为主窗口，然后在每个窗口附近找到置信度大于阈值且与主窗口的交叠率大于阈值的一批窗口作为子窗口。根据子窗口的位置参数和置信度调整主窗口的位置参数，得到新的窗口。多种情况下的实验表明，在相同的目标检测算法下，本方法得到的窗口更接近于真实窗口。
-
公开(公告)号：CN112509564A
公开(公告)日：2021-03-16
申请号：CN202011101902.6
申请日：2020-10-15
Applicant: 江苏南大电子信息技术股份有限公司 , 东南大学—无锡集成电路技术研究所
IPC: G10L15/08 , G10L15/183 , G10L15/06 , G10L15/02
Abstract: 本发明公开了一种基于连接时序分类和自注意力机制的端到端语音识别方法，使用连接时序分类CTC和自注意力机制SA混合机制对英文单词或汉字直接进行建模，无需前处理或后处理，输出结果直接对应正确的英文序列或汉字序列。该方法共享同一个编码器网络，编码器的输出使用CTC训练准则，同时编码器的输出也作为解码器的输入，实现编码器与解码器之间的注意力关系，解码器使用交叉熵训练准则进行训练，最后以加权的方式赋予两种训练准则分配不同的权重。本发明不仅可以加快模型的收敛速度，获得更加准确的对齐属性，还可以获取输入之间的内部联系，提升语音识别系统的准确率及鲁棒性。
-
公开(公告)号：CN109740419B
公开(公告)日：2021-03-02
申请号：CN201811397129.5
申请日：2018-11-22
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
Abstract: 本发明公开了一种基于Attention‑LSTM网络的视频行为识别方法。通过光流图序列生成模块对输入的RGB图序列进行变换，得到光流图序列；将光流图序列与原RGB图序列输入时域注意力取帧模块，分别选取两种图序列中非冗余的关键帧；将两种图的关键帧序列输入AlexNet网络特征提取模块，分别提取出两种帧图的时序特征和空间特征，通过特征分权加强模块，对最后一层卷积层输出的特征图执行加重与动作相关性强的特征权重的操作；将两个AlexNet网络特征提取模块输出的特征图输入LSTM网络行为识别模块，分别对两种图片进行识别，并将两种识别结果通过融合模块按比例融合，得到最终的视频行为识别结果。本发明不仅能实现从视频中识别行为的功能，且能提高识别的准确率。
-
公开(公告)号：CN108806243B
公开(公告)日：2020-09-29
申请号：CN201810371782.8
申请日：2018-04-24
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于Zynq‑7000的交通流量信息采集终端，属于交通控制系统信号装置的技术领域。该终端以Zynq‑7000芯片为载体，搭建了包含视频图像采集传感器、外部存储器模块、HDMI显示器的架构，使用AXI4总线进行PS模块和PL模块内部互联，设计了加速卷积神经网络计算的IP核，采用MCU驱动AXI4‑VDMA IP核和AXI4‑DMA IP核的通信架构实现了PS模块和PL模块的实时数据交互，将视频图像采集、存储、目标检测、流量统计、显示输出等功能集成单芯片上，集成度高，高速度和低延迟的数字图像处理和数据传输能够满足交通流量统计的实时性要求。
-
Patent Agency Ranking
公开(公告)号：CN109086879B
公开(公告)日：2020-06-16
申请号：CN201810729915.4
申请日：2018-07-05
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于FPGA的稠密连接神经网络的实现方法，步骤是：将整个卷积神经网络划分为多个稠密连接块；利用FPGA上的资源设计卷积运算单元，进而设计FPGA端卷积运算模块；设计神经网络整体的数据收发逻辑，包括七个部分：Input Feature Map、Send Buffer、卷积运算模块、Receive Buffer、Output Feature Map、Dense Block Buffer、Max Buffer；根据稠密连接神经网络各层输入输出数据量的大小，设计Input Feature Map、Output Feature Map、Dense Block Buffer所需的存储区域大小，根据Block大小和卷积运算单元的并行度设计Send Buffer、Receive Buffer所需存储区域的大小；根据稠密连接神经网络各层的特点设计其数据收发逻辑。此种方法可在保证算法准确度的前提下降低网络各层宽度，减少参数数量，提高数据传输效率，提升神经网络的运行速度。
-
公开(公告)号：CN110782934A
公开(公告)日：2020-02-11
申请号：CN201910921924.8
申请日：2019-09-27
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G11C11/413 , G11C7/10
Abstract: 本发明提出采用时序推测型SRAM阵列的Cache行映射与替换方法，属于处理器体系结构技术研究领域。本发明提出的Cache中的数据阵列采用时序推测型SARM阵列，提出的映射替换方法与装置通过采用Cache行重映射，实现了每组Cache单元中“强”行所占比例大幅提升、访存请求命中“强”行概率大幅提升，通过优化Cache行替换策略将频繁访问的Cache行替换到“强”行，从而降低读访问延迟，提高Cache的性能。相较于传统的多管SRAM单元，ECC纠错机制等方案，本发明所提出的方案具有更好的性能、能耗和面积指标。
-
公开(公告)号：CN110569760A
公开(公告)日：2019-12-13
申请号：CN201910794798.4
申请日：2019-08-27
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06K9/00
Abstract: 本发明涉及一种基于近红外和远程光电体积描记术的活体检测方法，属于计算、推算、计数的技术领域。该方法：定位待检测对象的面部区域进行人脸识别；对通过人脸识别的对象获取面部的近红外光图像，通过检测近红外光图像获取红外光图像为翻拍自屏幕介质的评分；获取通过屏幕翻拍检测的对象的面部图像序列，利用远程光电体积描记术对待测图像序列进行生命体征信号的提取，辨别待检测对象是否为活体人脸。本发明提高了活体检测的鲁棒性，具备更强的分类和学习能力，能较好地应对三维面具、视频、照片翻拍等表示攻击，区分结果准确率较高。叠加最短周期信号提取生命特征信号的改进型远程光电体积描记术则无需先验知识，能够适应实际使用场景的需求。
-
公开(公告)号：CN109831765A
公开(公告)日：2019-05-31
申请号：CN201910167688.5
申请日：2019-03-06
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种硬件实现的低功耗蓝牙HCI层数据流控制方法，对整体低功耗蓝牙系统，确定链路层、基带层和HCI层的位置，将数据流分为命令数据流、事件数据流和异步连接数据流，对不同数据流进行相应控制，实现各层间的相互连接。此种控制方法可解决传统固件实现的低功耗蓝牙协议开发的周期长、设计复杂度高、运行固件功耗高的缺点，满足当前移动设备与物联网对于低功耗蓝牙连接技术的需求。
-
公开(公告)号：CN106227673B
公开(公告)日：2019-05-17
申请号：CN201610592779.X
申请日：2016-07-25
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/06
Abstract: 本发明公开了一种基于DMA的序列波形合成算法，采用Altera公司的SG‑DMA，序列波形合成算法的关键在于波形序列地址的产生，该算法利用SG‑DMA内部的描述字处理器，根据不同序列对段个数、段重复次数以及循环模式的要求，设置由多个描述字组成的描述字链，在嵌入式开发过程中依次完成对各个描述字所携带的数据传输基本参数的配置过程。此过程根据每个描述字指向的数据源确定最终序列地址的产生，多个不同的描述字以链表形式顺序相连且指向同一数据源完成单个序列的重复，反之指向不同数据源完成不同序列之间的跳转。对比传统的在FPGA内部通过Verilog编程实现的序列地址产生方式，本发明所采用的基于DMA的序列波形合成算法，设计简单，逻辑复杂度低且灵活性高。
-
-
-
-
-
-
-
-
-
Search Results
254
records
(took 0.046 seconds)
