一种SIDH特殊域快速模乘方法

    公开(公告)号:CN111064567A

    公开(公告)日:2020-04-24

    申请号:CN201910947892.9

    申请日:2019-09-30

    Abstract: 本发明提出一种SIDH中特殊域快速模乘方法,该方法通过设置基数将乘数A和B表示成以R为基数的展开式;将运算A·B(mod p)转化为计算:本发明多次使用对2移位操作,再利用数学公式将大数化小,简化运算步骤,使得运算速度相较于之前大大提高。

    一种基于延时链的可配置物理不可克隆函数电路

    公开(公告)号:CN109460681A

    公开(公告)日:2019-03-12

    申请号:CN201811235499.9

    申请日:2018-10-22

    Abstract: 本发明提出一种基于延时链的可配置物理不可克隆函数电路,包括信号控制模块、激励产生模块和至少一个延时多激励单元;所述延时多激励单元包括一条延时链;电路中的时钟源由板载FPGA芯片时钟经倍频生成,并由信号控制模块控制,延时链利用由超前进位链配置成的反相块串联组成,通过提取不同反相块对信号响应的随机性差异来产生激励响应对。通过激励产生模块调整配置信号使得该电路结构能够在产生相同比特序列的条件下比其他延时类物理不可克隆函数电路使用更少的资源,从而大大降低了单位成本。

    一种基于SRAM型存储器的物理不可克隆函数响应纠错电路

    公开(公告)号:CN106301786A

    公开(公告)日:2017-01-04

    申请号:CN201610654990.X

    申请日:2016-08-10

    Inventor: 阚诺文 刘伟强

    CPC classification number: H04L9/3278

    Abstract: 本发明公开了一种基于SRAM型存储器的物理不可克隆函数响应纠错电路,包括:编码模块用于将物理不可克隆函数的响应结合由随机数组成的密钥序列通过特定的编码规则映射成唯一对应的位置码序列;解码模块用于将物理不可克隆函数的响应结合原有的位置码序列反映射还原出密钥序列;控制模块实现编码和解码之间的转换、时序和地址的生成、各模块电路之间的线路控制和计算编码前密钥和解码后密钥之间的相似度的功能。本发明克服了SRAM PUF响应的不稳定性,将不稳定的SRAMPUF响应输出转换为稳定的密钥和位置码之间的映射关系,从而实现了硬件身份的认证,提高了身份认证的安全性,简化了认证过程,提高了认证效率,降低了硬件成本。

    一种高性能非精确乘法器及其应用方法

    公开(公告)号:CN105426156A

    公开(公告)日:2016-03-23

    申请号:CN201510712638.2

    申请日:2015-10-28

    CPC classification number: G06F7/533

    Abstract: 本发明公开了一种高性能非精确乘法器及其应用方法,该非精确乘法器是由非精确Booth编码单元、精确Booth编码单元、精确4-2压缩器单元、非精确4-2压缩器单元、非精确压缩树型结构以及超前进位加法器单元组成,其中非精确乘法器的高位m比特是使用精确的Booth编码单元和精确的4-2压缩器单元、低位的n比特是使用非精确的Booth编码单元和非精确的4-2压缩器单元。在应用本发明时,非精确乘法器中使用精确Booth编码单元和精确4-2压缩器单元的位数和使用非精确Booth编码单元和非精确4-2压缩器单元的位数需要通过软件仿真的方法确定。本发明是一种新型的高速、低功耗、小面积的乘法器,在实时嵌入式处理和其他低功耗数字电路设计领域具有很广阔的应用前景。

    三维量子元胞自动机加法器

    公开(公告)号:CN104407835A

    公开(公告)日:2015-03-11

    申请号:CN201410536377.9

    申请日:2014-10-11

    Inventor: 刘伟强

    Abstract: 本发明公开了一种三维量子元胞自动机加法器,包括七条量子元胞自动机连线、一个二维择多逻辑门、一个二层三维择多逻辑门、一个三层三维择多逻辑门、第一至第四三维反相器、第一二维反相器和第二二维反相器,与传统的二维量子元胞自动机加法器相比,三维量子元胞自动机加法器提供了额外一维的计算空间,因而需要更少的元胞,同时大幅减少了电路的面积和功耗。本发明是一种新型的三维低功耗小面积的量子元胞自动机加法器。

    基于可重构环形振荡器的物理不可克隆函数及其产生方法

    公开(公告)号:CN104200180A

    公开(公告)日:2014-12-10

    申请号:CN201410340723.6

    申请日:2014-07-17

    CPC classification number: G06F21/76

    Abstract: 本发明公开了一种基于可重构环形振荡器的物理不可克隆函数及其产生方法,所述物理不可克隆函数包含可重构环形振荡器矩阵,映射模块和控制模块。可重构环形振荡器矩阵由可重构比特产生器构成,矩阵中比特产生器的数量由实际应用中的需求确定。每个可重构比特产生器由可重构振荡环路、计数器、寄存器和比较器构成,该模块可以提取门电路间在制造加工过程中引入的随机差异并生成随机的响应信号。映射模块的功能是为每一个激励信号生成与之对应的一对配置信号。控制模块控制协调映射模块和可重构环形振荡器矩阵工作。本发明相对于基于传统的环形振荡器的物理不可克隆函数大幅降低了硬件实施成本,在加密认证等安全领域更具有广阔的应用前景。

    一种面向超长维度矢量排序的高性能全精确存内搜索方法和装置

    公开(公告)号:CN119807838A

    公开(公告)日:2025-04-11

    申请号:CN202411851625.9

    申请日:2024-12-16

    Abstract: 本发明提出了一种面向超长维度矢量排序的高性能全精确存内搜索方法和装置,首先对每段输入特征数据进行第一次搜索操作,并判断与相应段存储数据的汉明距离是否在可计算范围内。进行第二次搜索操作时,若第一次搜索操作时汉明距离在可计算范围内,则段输入特征数据不变,否则将按位取反,进而计算出当前段输入特征数据和段存储特征数据之间的汉明距离。融合各段输入特征数据和相应段存储特征数据的汉明距离,可以计算出超长维度输入特征矢量数据和存储类别数据之间相比的匹配数量结果,实现低差异性超长维度矢量相似度排序。

    一种抗辐照的存内逻辑电路
    69.
    发明公开

    公开(公告)号:CN119719021A

    公开(公告)日:2025-03-28

    申请号:CN202411880320.0

    申请日:2024-12-19

    Abstract: 本发明提供了一种抗辐照的存内逻辑电路,涉及集成电路领域。该电路包括磁隧道结/CMOS混合逻辑网络、抗SEU读取电路、抗SET脉冲滤波电路三个部分。磁隧道结/CMOS混合逻辑网络与抗SEU读取电路相连,而滤波电路的输入端连接在抗SEU读取电路的输出端。磁隧道结/CMOS混合逻辑网络具有可重构功能,可以实现多种布尔逻辑(与逻辑、或逻辑、异或逻辑)。当辐射粒子照射到读取电路的敏感节点时,抗SEU的读取电路用于纠正由SEU引起的逻辑错误。滤波电路用于滤除前一级读取电路纠正SEU时遗留的SET脉冲。本发明有效地提高了存内逻辑电路的抗单粒子翻转的能力,降低了电路的软错误率。同时,相比于传统的多模冗余的加固方式,本发明可以有效的减少电路的面积开销和功耗。

    自旋轨道矩磁性存储器重金属结构电迁移失效过程的模拟和关键参数获取方法

    公开(公告)号:CN119294054A

    公开(公告)日:2025-01-10

    申请号:CN202411313721.8

    申请日:2024-09-20

    Abstract: 本发明公开了一种自旋轨道矩磁性存储器重金属结构电迁移失效过程的模拟和关键参数获取方法,包括:步骤1:基于Korhonen方程模拟自旋轨道矩磁性存储器重金属结构的电迁移失效过程并预测电迁移失效时间;步骤2:基于步骤1预测的电迁移失效时间,通过对重金属结构进行电迁移失效测试,获取关键参数,包括测试结构的扩散激活能、扩散系数以及阈值应力与残余应力的差值。本发明能够结合空洞成核阶段以及空洞生长阶段的电阻变化特点,对比实际电迁移测试得到的电阻‑时间变化图,预测空洞产生于测试结构的具体位置;利用获取的参数值完善所述电迁移失效过程的模拟方法,以该方法预测不同自旋轨道矩磁性存储器重金属结构的电迁移失效时间。

Patent Agency Ranking