-
公开(公告)号：CN112583589A
公开(公告)日：2021-03-30
申请号：CN202011468351.7
申请日：2020-12-14
Applicant: 北京大学
Abstract: 本发明公开了一种用于产生安全密钥的单元结构、阻变存储器及方法，上述单元结构包括：并联结构和电容。并联结构包括并联连接的第一RRAM单元和第二RRAM单元。并联结构的输入端用于接入输入信号。电容与并联结构的输出端串联连接，上述电容接地。其中，第一RRAM单元和第二RRAM单元的设置电压不同。能够利用与电容串联的两并联RRAM单元的设置过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。
-
公开(公告)号：CN112509624A
公开(公告)日：2021-03-16
申请号：CN202011468352.1
申请日：2020-12-14
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种用于设置阻变存储器的电路及其操作方法，上述电路包括：阻变存储单元、第一电容以及第二电容。阻变存储单元包括：串联连接的阻变存储器和选择晶体管。阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接，选择晶体管的栅极用于与字线连接。第一电容并联连接于阻变存储单元的输入端。第二电容并联连接于阻变存储单元的输出端。阻变存储单元的输入端经由第一电容连接至地，阻变存储单元的输出端经由第二电容连接至地。该电路可以实现低功耗且快速的设置操作。
-
公开(公告)号：CN111293220A
公开(公告)日：2020-06-16
申请号：CN202010145159.8
申请日：2020-03-04
Applicant: 北京大学
IPC: H01L45/00
Abstract: 一种阻变存储器及其制作方法，其中阻变存储器包括：衬底；依次位于所述衬底之上的：第一电极、阻变介质层、阻挡层兼隧穿层以及第二电极；其中，所述阻挡层兼隧穿层包括多层二维材料，所述二维材料为如下材料的一种：HBN、MoSe2、MoTe2、WS2、WSe2或WTe2。将上述多层二维材料插入第二电极和阻变介质层之间，置位过程中，可有效阻挡和限制氧离子扩散进入第二电极并与其发生氧化反应，减少氧离子的消耗，同时利用二维材料隧穿作用提高低阻态电阻。在复位过程中，不需要第二电极作为储氧层来提供氧离子，在不施加大电压产生大电流的情况下，会有足够多的氧离子参与氧空位的复合，可以实现完全复位。整体提升了器件的循环特性并且降低了编程能耗。
-
公开(公告)号：CN111044873A
公开(公告)日：2020-04-21
申请号：CN201911349883.6
申请日：2019-12-24
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本申请公开了一种基于共享串联电阻的自热效应测试方法和电路结构，包括：将测试设备与电路结构相连，设置测试设备的温度；使用测试设备的输出控制电路结构中器件的工作状态；记录电路结构中待测器件在当前测试条件下的不同功率工作状态下输出的测试数据，确定当前温度下待测器件功率与串联电阻值数据集合；判断是否完成所有温度范围的测试，是则根据得到的不同温度下所有的待测器件功率与串联电阻值数据集合确定待测器件的热阻。通过控制电路结构中器件的工作状态，记录不同温度下所有的待测器件功率与串联电阻值数据集合，从而确定待测器件热阻，对设备要求低且测试方法简单，不依赖于待测器件与传感器件之间的空间位置距离、精度高。
-
公开(公告)号：CN106128503B
公开(公告)日：2019-07-16
申请号：CN201610443883.2
申请日：2016-06-20
Applicant: 北京大学
IPC: G11C13/00
Abstract: 提供了一种运算存储阵列结构及新型操作方法。所述运算存储阵列设备包括：沿第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元，每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据；连接到每一条字线的基准单元，其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间；以及控制器。所述方法包括通过控制器向位线及相应字线的基准单元施加电压脉冲序列，将“实质蕴含”IMP逻辑运算、“非”FALSE逻辑运算、“或”OR逻辑运算和多输入逻辑运算相结合，对连接到同一条字线的阻变单元中存储的数据进行多种复杂逻辑运算。
-
Patent Agency Ranking
公开(公告)号：CN109857607A
公开(公告)日：2019-06-07
申请号：CN201811583676.2
申请日：2018-12-24
Applicant: 北京大学
IPC: G06F11/26
Abstract: 本发明公开一种NAND Flash固态硬盘的可靠性检测方法及装置，该方法包括：获取待检测固态硬盘对应的位图；根据所述位图和预先训练的神经网络模型，对所述待检测固态硬盘进行可靠性检测。本发明将位图分析与神经网络结合起来，通过预先训练的神经网络模型自动检测待检测固态硬盘对应的位图的可靠性,位图与待检测固态硬盘包括的存储块一一对应，实现对固态硬盘包括的每个存储块进行快速的可靠性分析，大大提高了可靠性分析的速度及效率，缩短了固态硬盘的测试周期，缩短了产品周期，节约了成本。
-
公开(公告)号：CN106158017B
公开(公告)日：2019-05-17
申请号：CN201610443316.7
申请日：2016-06-20
Applicant: 北京大学
Abstract: 本发明提出了一种阻变运算存储设备及其操作方法。所述阻变运算存储设备包括：第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变运算存储子单元，每一个阻变运算存储子单元在高阻态和低阻态之间可切换并因此存储相应的数据；连接到每一条位线的位线基准单元，连接到每一条字线的一端和字线基准单元相连，以及控制器，将进行运算的触发电压信号与输入模块相连，通过电阻值高低不同的电阻态来表示输入变量，并且控制同一行或同一列的所述阻变运算存储子单元协同进行逻辑或算术运算，并且控制输出模块用于读取存储阵列的高低不同的电阻值来表示输出变量。
-
公开(公告)号：CN106297876B
公开(公告)日：2019-04-16
申请号：CN201610648336.8
申请日：2016-08-09
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种基于忆阻器阵列的操作方法，包括逻辑子单元，所述逻辑子单元包括至少两个输入单元、一个输出单元和至少一个基准单元，所述输入单元包括第一输入阻变单元和第二输入阻变单元，所述输出单元包括第一输出阻变单元，通过适当地将各单元与字线、位线连接，向输入、输出阻变单元和基准单元施加特定的电压脉冲，以简易的方式实现了逻辑运算操作及其重构，实现了存储计算的一体化，不仅减少了所需忆阻器的数量，还提高了逻辑运算的执行效率。
-
公开(公告)号：CN106847335B
公开(公告)日：2019-03-19
申请号：CN201611235411.4
申请日：2016-12-27
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种并行的、存储计算一体化的卷积计算的硬件实现以及操作方式。该硬件实现主要基于阻变存储器二维交叉阵列，包括：阻变存储阵列、位线控制单元、字线控制单元、存储模块、输入模块和输出模块，存储模块产生输入矩阵信号，输入模块产生卷积核信号，位线控制单元用于选通存储模块或输入模块，字线控制单元用于选通输出模块或地线，以将输入矩阵存储至阻变存储阵列，以及将卷积核矩阵输入所述阻变存储阵列，输出模块输出卷积运算结果，以此方式实现卷积的存储计算一体化及并行计算。
-
公开(公告)号：CN109284474A
公开(公告)日：2019-01-29
申请号：CN201810914298.5
申请日：2018-08-13
Applicant: 北京大学
Abstract: 一种加法器辅助实现图像卷积运算的闪存系统及方法，其中所述系统包括：输入模块、编码型闪存阵列、控制器、字线控制单元、源线控制单元和输出模块。其中，所述编码型闪存阵列由阵列放置的不少于2SKm2(m-n+1)2个场效应管组成；所述输出模块包括不少于2K(m-n+1)2个的加法器和相应数量的比较器和运算放大器，所述编码型闪存阵列通过位线与所述比较器相连，从而与输出模块连接。所述方法包括：通过所述输入模块，根据所述图像中像素值对应的二进制编码施加给定电压，并通过控制器的控制使得同一时刻的同一条位线上仅有一个相应的场效应管工作。通过这种方式有效地降低了NOR Flash单元涨落对计算准确性的影响，增加了卷积计算系统的鲁棒性。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.027 seconds)
