一种硬件实现的多链接TCP数据重组系统

    公开(公告)号:CN107682311A

    公开(公告)日:2018-02-09

    申请号:CN201710733565.4

    申请日:2017-08-24

    Applicant: 东南大学

    Abstract: 本发明公开了一种硬件实现的多链接TCP数据重组系统,包括TCP报头载荷分离模块,用于提取数据包中相关信息,并完成数据报头与载荷的分开存储;HASH链表模块,根据相关的报头信息完成HASH链表的添加、查找、删除操作,生成链接号,对数据包进行多链接管理;TCP数据重组管理模块,根据报头信息和链接号通过通道缓存技术和通道移位技术完成乱序数据包的重组管理;大容量外部存储器控制模块,用于完成载荷数据的顺序的拼接存储。本发明采用硬件方式实现多链接环境下TCP数据重组,能够获得比现有软件实现方式更高的网络传输速率和带宽利用率。

    基于FPGA的区间编码硬件实现系统

    公开(公告)号:CN104199352B

    公开(公告)日:2017-02-15

    申请号:CN201410415874.3

    申请日:2014-08-21

    Applicant: 东南大学

    Abstract: 本发明提供一种基于FPGA的区间编码硬件实现系统,包括:输入装置,用于接收数据包并判定所述数据包对应的编码类别;区间编码硬件实施装置,其包括:由FPGA承载的区间编码算法控制电路,用于产生概率存储模块的控制信号,并根据所述数据包对应的编码类别进行相应的运算操作;由FPGA承载的概率存储模块,用于实时存储所述编码类别对应的编码参考概率,并提供给区间编码算法控制电路进行编码;输出装置,用于接收所述区间编码硬件实施装置输出的区间编码。本发明提供的基于FPGA的区间编码硬件实现系统在使用较少的硬件资源的同时能够高速的实现数据区间编码压缩。

    一种绝缘子表面积污的清理方法

    公开(公告)号:CN105842107A

    公开(公告)日:2016-08-10

    申请号:CN201610158346.3

    申请日:2016-03-17

    Applicant: 东南大学

    Inventor: 袁竹林 张林

    CPC classification number: G01N5/04

    Abstract: 本发明公开了一种绝缘子表面积污的清理方法,该方法包括以下步骤:步骤10)获取粉尘粘附特性参数,所述的粉尘粘附特性参数包括a、b和c;其中,a表示与大气中粉尘颗粒的种类相关的粉尘粘附特性参数,b表示与大气中粉尘颗粒的粘度相关的粉尘粘附特性参数,c表示与空气湿度相关的粉尘粘附特性参数;步骤20)测量绝缘子表面的原始积污量M;利用风速测量仪测量风速V,然后测算风力对绝缘子表面积污清除量ΔM:步骤30)获取绝缘子表面积污量M′,M′=M?ΔM,如果M′≥N,则对绝缘子表面进行清污处理,如果M′<N,则返回步骤10),直至停止清理。该方法能够准确测量风力对绝缘子表面积污清除量,提高高压输电线路的运行安全性。

    一种硬件LZMA压缩实现系统及方法

    公开(公告)号:CN104202054A

    公开(公告)日:2014-12-10

    申请号:CN201410472712.3

    申请日:2014-09-16

    Applicant: 东南大学

    Abstract: 本发明公开了一种硬件LZMA压缩实现系统,该系统包括:PCIE接口模块,其连接上位机,以与上位机进行通信;进入数据直接访问模块DMA,用于实现直接访问数据;数据读入缓存模块,用于缓存待压缩数据;LZ77压缩编码模块,用于对待压缩数据进行LZ77算法压缩编码,并产生数据读入缓存模块和区间编码模块的相关控制信号;区间编码模块,用于实现区间编码,对LZ77压缩后数据进行二次压缩;数据读出控制模块,用于将区间编码模块输出的压缩数据拼接成更适应外部高速总线的数据类型,并缓存拼接后的数据;外出数据直接访问模块DMA,用于实现直接访问数据。本发明提供的硬件LZMA压缩实现系统有效提高了基于软件的LZMA压缩算法的处理速率,将CPU从海量数据压缩处理中释放出来。

    一种非定长码高速拼接硬件实现装置

    公开(公告)号:CN103458247A

    公开(公告)日:2013-12-18

    申请号:CN201310395810.7

    申请日:2013-09-04

    Applicant: 东南大学

    Abstract: 本发明公开了一种非定长码高速拼接硬件实现装置,包括8码字拼接模块和定长码至定长码拼接模块,其中,8码字拼接模块用于将输入的非定长码拼接成8比特定长码数据;定长码至定长码拼接模块用于将上述拼接后的8比特定长码数据拼接成定长码数据并输出;本发明所设计的一种非定长码高速拼接硬件实现装置能够在实现高速拼接非定长码的同时,有效的减少硬件资源使用。

Patent Agency Ranking