-
公开(公告)号：CN110007963A
公开(公告)日：2019-07-12
申请号：CN201811391381.5
申请日：2018-11-21
申请人： 英特尔公司
发明人： E.奥尔德-艾哈迈德-瓦尔 , R.瓦伦丁 , M.查尼 , J.科巴尔 , V.马杜里
摘要： 一种用于执行打包有符号/无符号双字的有符号乘法和与四字累加的设备和方法。例如，处理器的一个实施例包括：第一源寄存器，用于存储第一多个打包双字数据元素；第二源寄存器，用于存储第二多个打包双字数据元素；第三源寄存器，用于存储多个打包四字数据元素；执行电路，用于执行解码指令，执行电路包括：乘法器电路；累加电路；目的地寄存器或第三源寄存器。
-
公开(公告)号：CN109947393A
公开(公告)日：2019-06-28
申请号：CN201711386984.1
申请日：2017-12-20
申请人： 航天信息股份有限公司
IPC分类号： G06F7/52
摘要： 本发明公开了一种基于求余器的运算方法及装置，该方法包括：获取第一乘数与第二乘数后，调用所述乘法器计算所述第一乘数与所述第二乘数的乘积；分别调用所述第一加法器、所述第二加法器、所述第三加法器和所述第四加法器计算所述乘积与对应的设定值的和值；调用所述选择器根据四个和值从所述第一加法器、所述第二加法器、所述第三加法器和所述第四加法器中选出选定加法器；根据所述选定加法器对应的和值和所述存储器中保存的最大值确定所述乘积对应的部分余数。该方案相对于现有技术，求余器的运算压力大大减小，运算效率大大提高，功耗大大降低。
-
公开(公告)号：CN109388373A
公开(公告)日：2019-02-26
申请号：CN201811187700.0
申请日：2018-10-12
申请人： 胡振波
发明人： 胡振波
摘要： 本发明公开了一种用于低功耗内核的乘除法器，包括：译码器，译码器用于将乘法指令译码成乘法操作、将除法指令译码成除法操作，还包括：运算逻辑电路，运算逻辑电路用于接收译码器传输来的乘法操作和除法操作，运算逻辑电路还用于接收外部传输来的操作数并根据指令计算得出乘法和/或除法的运算结果，运算逻辑电路包括：第一寄存器、第二寄存器和数据运算选择单元，第一寄存器与数据运算选择单元连接，第二寄存器与数据运算选择单元连接，数据运算选择单元用于对操作数进行运算，通过复用加法器和寄存器，使用同一套硬件资源完成乘法操作和除法操作，以达到使用同一套硬件资源完成乘法操作和除法操作，提高运算性能，节约面积减小功耗的目的。
-
公开(公告)号：CN106354473B
公开(公告)日：2019-02-12
申请号：CN201510418342.X
申请日：2015-07-16
申请人： 浙江大华技术股份有限公司
IPC分类号： G06F7/52
摘要： 本发明涉及数字信号处理领域，特别涉及一种除法器和求商和余数的方法，用以解决目前的除法器电路复杂的问题，其中，该除法器包括：至少一个用于通过预设除数对应的余数查找表查找第一余数的余数查找器、用于得到第一余数运算结果的余数生成器、至少一个用于通过预设除数对应的商查找表查找第一商的商查找器、用于得到第一商运算结果的商生成器以及用于得到并输出二进制数对应的商和余数的第一运算结果输出器。这种技术方案由于能够通过预设除数对应的余数查找表、商查找表以及第一余数运算结果查找表实现除法的运算，因此降低了电路的复杂性。
-
公开(公告)号：CN108701015A
公开(公告)日：2018-10-23
申请号：CN201780013391.2
申请日：2017-11-30
申请人： 深圳市大疆创新科技有限公司
CPC分类号： G06F7/52 , G06N3/0454
摘要： 提供一种用于神经网络的运算装置、芯片与设备，所述运算装置包括：控制单元与乘累加单元组，该乘累加单元组包括滤波器寄存器与多个计算单元，该滤波器寄存器与该多个计算单元连接；该控制单元用于，生成控制信息，并向该计算单元发送该控制信息；该滤波器寄存器用于，缓存待进行乘累加运算的滤波器权重值；该计算单元用于，缓存待进行乘累加运算的输入特征值，根据接收的该控制信息对该滤波器权重值与该输入特征值进行乘累加运算。通过一个控制单元控制所有的计算单元，可以降低控制单元的设计复杂度；通过多个计算单元共用一个滤波器寄存器，可以减少所需的缓存大小。
-
公开(公告)号：CN107797962A
公开(公告)日：2018-03-13
申请号：CN201710961627.7
申请日：2017-10-17
申请人： 清华大学
CPC分类号： G06F15/7871 , G06F7/50 , G06F7/52
摘要： 本发明提供了基于神经网络的计算阵列，所述计算阵列包括多个可重构计算单元，每一所述可重构计算单元包括(n+1)层多比特位宽乘法器；每一层乘法单元用于执行不同的计算任务，从最小乘法单元开始，每一层乘法单元的计算结果通过移位及加法器的加法操作输送给下一层乘法单元。本申请实施例中，可以并行执行多比特宽度的乘法任务，将乘法器的利用率达到100％，实现硬件的最大利用化；加法器不仅在进行部分积累加的拼接作用时起效果，也可以将已经计算完毕的比特数进行累加求和，完成卷积神经网络的乘法和累加部分，大大提高了加法器的复用性，也满足不同需求下硬件的多样化运用。
-
公开(公告)号：CN107567613A
公开(公告)日：2018-01-09
申请号：CN201680022871.0
申请日：2016-03-28
申请人： 高通股份有限公司
发明人： 迈克尔·托马斯·迪布里诺 , 肯尼思·艾伦·多克瑟尔 , 帕蒂克·苏尼尔·拉尔
摘要： 系统及方法涉及除法/根计算单元。根据关于除法/根计算的斯维尼、罗伯森及托赫尔SRT算法的查找表存储在存储器中。与对应于除数/根估计的所选择列有关的信息存储在高速存储器中。使用所高速缓存的信息来迭代地执行除法/根计算以改进存取时间且减少在每次迭代时存取所述整个查找表的等待时间。在每一迭代中，基于当前部分余数从所述高速缓存信息确定商/根，且基于所述商/根、所述除数/根估计以及所述当前部分余数而产生下一部分余数。
-
公开(公告)号：CN107273089A
公开(公告)日：2017-10-20
申请号：CN201710137121.4
申请日：2017-03-08
申请人： 华邦电子股份有限公司
发明人： 厄瑞·卡路兹尼
IPC分类号： G06F7/52
摘要： 本发明提供了一种非模数乘法器、用于非模数乘法的方法及计算装置，非模数乘法器包含接口和电路。所述接口经配置以接收n位的整数A和整数B。所述电路经配置以通过执行计算序列来计算非模数乘积(A*B)，且经配置以在执行所述序列时使得所述乘法器消耗的电力的模式随机化。所述序列包含：产生随机数w；确定取决于数值R＝2k(k等于M1和M2的位长)及取决于所述随机数w的模数M1和M2，并计算第一模数乘积C＝A*B％M1和第二模数乘积D＝A*B％M2；以及基于所述第一模数乘积和所述第二模数乘积产生及输出所述非模数乘积(A*B)。
-
公开(公告)号：CN107066233A
公开(公告)日：2017-08-18
申请号：CN201710251157.5
申请日：2017-04-18
申请人： 中山市思诺得环保科技有限公司
发明人： 卢海洋
摘要： 本发明公开了一种更换空气净化器滤网的计算方法，该方法预先建立风速V对应的风速系数KV表和颗粒物浓度N对应的浓度系数KN表，以风速系数KV或浓度系数KN变化为一个工作区间，计算工作区间容尘量Qi及滤网累计积尘量Q∑i，根据设定更换滤网点的积尘量Q与滤网累计积尘量Q∑i的差值，计算在当前工作状态下滤网的剩余寿命TM，计算结果更加接近滤网的实际寿命，更加科学、准确。
-
公开(公告)号：CN103984521B
公开(公告)日：2017-07-18
申请号：CN201410227801.1
申请日：2014-05-27
申请人： 中国人民解放军国防科学技术大学
IPC分类号： G06F7/52
摘要： 本发明公开一种GPDSP中SIMD结构浮点除法的实现方法及装置，该方法步骤为：1)输入两个双精度浮点数据或两组并行的SIMD双单精度浮点数据，采用SRT算法进行除法迭代计算并通过一级或截断为多级执行，每级执行多次迭代计算，其中每级的迭代计算次数小于或等于GPDSP的最大指令周期；2)根据数据类型及迭代计算所执行的级数对商的尾数进行规格化，进行组合后得到最终的商结果；该装置包括与方法对应的迭代计算模块和规格化处理模块。本发明能够在同一硬件上实现双精度以及SIMD双单精度浮点的除法，且具有实现方法简单、应用灵活、硬件开销小、执行周期少、延迟小同时除法执行效率高的优点。
-
-
-
-
-
-
-
-
-
搜索结果
639 条记录 (耗时 0.026 秒)
