-
公开(公告)号：CN104049241A
公开(公告)日：2014-09-17
申请号：CN201410231809.5
申请日：2014-05-29
Applicant: 电子科技大学
Abstract: 该发明属于BiSAR发射和接收技术领域中的目标位置坐标未知的双基地合成孔径雷达空间同步方法。包括初始化处理及针对发射机：确定天线指向的单位方向向量载体坐标系与地理坐标系向量的转换，确定发射机到目标区域中心的向量，地理坐标系与地球坐标系的转换，确定发射机在地球坐标系下的向量，确定目标区域中心的位置向量针对接收机：确定接收机在地球坐标系位置向量确定接收机指向目标区域中心指向向量确定地理坐标系下的指向向量确定载体坐标系下的指向向量完成接收机与发射机天线指向的空间同步。该发明具有可有效提高了双基地SAR空间同步的效率，精确度较高，飞行模式灵活，有利于广泛应用等特点。
-
公开(公告)号：CN103048644A
公开(公告)日：2013-04-17
申请号：CN201210553860.9
申请日：2012-12-19
Applicant: 电子科技大学
Abstract: 该发明属于合成孔径雷达成像系统的矩阵转置方法及转置装置。其方法包括：合成孔径雷达回波矩阵数据的输入，回波数据矩阵的分割及读写地址的生成，将回波矩阵数据写入SDRAM，回波矩阵数据读入输出缓存单元及回波矩阵数据的转置输出；转置装置包括：含通讯单元，参数配置单元及写地址单元、读地址单元，输入缓存单元，SDRAM控制单元，输出缓存单元，并串转换单元在内的FPGA转置处理器，单片SDRAM，成像处理器。该发明在转置处理中可根据输入回波原始数据矩阵的大小配置子矩阵块的大小、进行最优分割；从而具有转置装置结构简单、可靠，在整个读写过程中SDRAM换行的次数最少、转置效率高，对待转置数据矩阵大小的适应性强等特点。
-
公开(公告)号：CN102323878A
公开(公告)日：2012-01-18
申请号：CN201110144875.5
申请日：2011-05-31
Applicant: 电子科技大学
IPC: G06F7/544
Abstract: 本发明涉及一种用于CORDIC算法模校正的电路装置及方法。一种用于CORDIC算法模校正的电路装置，包括原始计算通路和模校正通路，所述原始计算通路的输出连接两个RAM即RAM-1和RAM-2，RAM-1、RAM-2的输出分别连接模校正通路的x、y两个通道的输入端。一种用于CORDIC算法模校正的方法，包括步骤：步骤1.首先计算出模校正的值K的大小，每一级运算都对应一个模校正因子ai，且ai∈{0，2-i}，并将每一级的模校正因子存入模校正因子模块。本发明的有益效果是：模校正的电路装置中的模校正通路的设置避免了使用乘法器造成的电路不规则的情况，有效的突破了系统的速度瓶颈。
-
公开(公告)号：CN102231698A
公开(公告)日：2011-11-02
申请号：CN201110163765.3
申请日：2011-06-17
Applicant: 电子科技大学
Abstract: 本发明属于网络通信技术领域，公开了一种组播保护方法。本发明的方法将每条链接看作单播的方式，对于组播的保护转化为对于单播的保护，占用的路由资源较少，只需要较少的节点数目，具有较高的效率，且完全达到保护网络的目的；此外，备份路径建立只是针对相应的故障部位，因此建立的时间更快，路径切换时间小，组播通信中一个或两个路由器遭到物理攻击导致失效时，通过备份路径实现快速切换，便于组播树的保护。
-
Patent Agency Ranking
公开(公告)号：CN201177811Y
公开(公告)日：2009-01-07
申请号：CN200720081045.1
申请日：2007-09-12
Applicant: 电子科技大学
Abstract: 一种数据处理系统及其构成的ASIC芯片，包括至少一个数据处理系统，所述数据处理系统包括第一加法器、第二加法器、第三加法器、第一乘法器、第二乘法器、第三乘法器，第一加法器与第一乘法器通过总线相连，第二加法器与第二乘法器通过总线相连，第三加法器与第三乘法器通过总线相连。本实用新型是对类似于(a+bi)*(c+di)的复数运算进行优化，使优化后的结果中出现相同的乘法部分，从而使用一个乘法器公用，完成相同的乘法部分运算，和常见的处理系统相比，能够减少乘法器的数量，提高系统的处理能力；由这样的数据处理系统构成的ASIC芯片，在大规模的复数运算中，效果更为显著，本实用新型主要应用于雷达信号处理中。
-
公开(公告)号：CN201107405Y
公开(公告)日：2008-08-27
申请号：CN200720081044.7
申请日：2007-09-12
Applicant: 电子科技大学
Abstract: 一种雷达信号处理中实现乒乓操作的ASIC模块，把两个数据处理模块集成于一个集成模块内，集成模块外围设有两个缓冲SRAM，两个数据处理模块分别与两个SRAM通过总线连接。本实用新型使用两个SRAM同时提供缓存，一个供读写，一个供存储，使两个数据处理模块可以同时工作，节省了传递数据的等待时间，根据具体情况，也可以同时只工作一个SRAM，因此，系统的并行操作和独立操作都得到实现，由于两个数据处理模块集成于同一模块内，系统的集成度和处理效率都得到大大提高。本实用新型主要应用于雷达信号处理中。
-
公开(公告)号：CN202119913U
公开(公告)日：2012-01-18
申请号：CN201120180892.X
申请日：2011-05-31
Applicant: 电子科技大学
Abstract: 本实用新型涉及用于全球卫星导航系统的捕获装置的FFT处理器模块，包括控制单元、只读存储器单元、随机存储器单元、多路选择器单元，其特征在于，还包括输入预处理单元、基于CORDIC算法的蝶形运算单元、输出处理单元和倒序输出单元；所述控制单元分别与只读存储器单元、随机存储器单元、输入预处理单元、输出处理单元和倒序输出单元连接，用于控制上述单元的工作时序。本实用新型的有益效果是：采用本实用新型的FFT处理器模块，可以有效的减少系统的存储资源的使用量。
-
公开(公告)号：CN202043073U
公开(公告)日：2011-11-16
申请号：CN201120180850.6
申请日：2011-05-31
Applicant: 电子科技大学
IPC: H03C3/40
Abstract: 本实用新型涉及一种用于CORDIC算法模校正的电路装置及方法。一种用于CORDIC算法模校正的电路装置，包括原始计算通路和模校正通路，所述原始计算通路的输出连接两个RAM即RAM-1和RAM-2，RAM-1、RAM-2的输出分别连接模校正通路的x、y两个通道的输入端。一种用于CORDIC算法模校正的方法，包括步骤：步骤1.首先计算出模校正的值K的大小，每一级运算都对应一个模校正因子ai，且ai∈{0，2-i}，并将每一级的模校正因子存入模校正因子模块。本实用新型的有益效果是：模校正的电路装置中的模校正通路的设置避免了使用乘法器造成的电路不规则的情况，有效的突破了系统的速度瓶颈。
-
公开(公告)号：CN201107404Y
公开(公告)日：2008-08-27
申请号：CN200720081043.2
申请日：2007-09-12
Applicant: 电子科技大学
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 一种基于SOC设计的雷达信号基带处理芯片，第一次运用SOC设计思想来完成雷达信号基带处理，核心思想是将雷达信号基带处理所需要的功能模块尽可能地集成到一个芯片中，同时提高芯片的通用性，雷达信号处理的脉冲压缩、滤波处理、求模和取对数模块均用硬件实现，数据结果分析用CPU处理模块来完成，由于这些功能模块都集成到一块芯片中，因此各模块间具有很高的通讯速度、较大数据处理量以及较小的功耗。本实用新型主要应用于雷达信号基带处理。
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.016 seconds)
