-
公开(公告)号：CN101594151A
公开(公告)日：2009-12-02
申请号：CN200910054441.9
申请日：2009-07-06
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明涉及一种支持任意多种码率的LDPC码解码器，包括输入缓存模块、控制模块、运算处理模块、中间存储器、微指令存储器、交换网络模块、校验模块、输出缓存模块和互联网络，采用部分并行的结构；它基于微指令的控制方式，将不同的码率信息存储到微指令存储器，以此将码率与硬件结构分离，实现了在不增加硬件代价的基础上，对任意多码率的支持；解码器连线十分规整，大大地降低了连线的复杂度；可有效减少数字通信系统的设计周期，提高设计效率。
-
公开(公告)号：CN112134570A
公开(公告)日：2020-12-25
申请号：CN202010822292.2
申请日：2020-08-16
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明属于数字信号处理和集成电路技术领域，具体为一种应用于深空通信的多模式LDPC译码器。本发明面向CCSDS空间通信标准，其中的深空通信LDPC码具有准循环结构，本发明在此结构的基础上，译码流程采用TDMP算法，信息更新采用NMSA算法；并配置信息处理单元，实现支持多种模式、可根据外部参数进行配置的译码器结构。本发明对译码性能和吞吐率进行权衡，选择适当的译码迭代次数来保证这两项重要指标满足相应要求。FPGA测试结果表明，本发明能支持编码前信息帧长为1024，码率为1/2、2/3、4/5三种码型的译码，三种工作模式下的编码增益分别达到5dB、7dB、8dB，译码器吞吐率可达到100MHz以上。
-
公开(公告)号：CN109088601A
公开(公告)日：2018-12-25
申请号：CN201810750059.0
申请日：2018-07-10
Applicant: 复旦大学
IPC: H03D7/16
Abstract: 本发明属于声学隐身和声学通信技术领域，具体为基于超材料的单向声学混频器。本发明由两个背靠背的亥姆霍兹共振腔组成，两个背靠背的亥姆霍兹共振腔以一个压电陶瓷薄膜作为公共面；该压电陶瓷薄膜上有三个电极：地电极、主电极和测量电极；两个亥姆霍兹共振腔具有相似的结构，为具有一个开口的圆柱形腔体，除开口的直径不同之外，其他结构参数都是相同。本发明通过压电陶瓷薄膜、ADC和FPGA将控制算法和相关设备整合在一起。单向声学倍频器和半频器实际测试结果表明，本发明能成功将1.35kHz和2.7kHz的声波相互转换，同时保持较高的单向抑制比(>20dB)，各项性能满足要求。
-
Patent Agency Ranking
公开(公告)号：CN104283571A
公开(公告)日：2015-01-14
申请号：CN201410451143.4
申请日：2014-09-06
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明属于无线数字通信和广播技术领域，具体为一种基于随机计算的LDPC译码器。该译码器基于概率域中置信传播算法的随机计算算法进行译码，其结构包括：适合IEEE802.3an（10GBASE-T）标准中的（2048,1723）校验矩阵的NDS系数的查找表LUT阵列，以及三种用于加速收敛的硬件结构：基于查找表LUT阵列的初始化阵列VN中硬判别计数器的初始化模块；在校验节点CN校验结果达到一定阶段后进行算法切换的判别模块；在校验节点CN校验结果达到一定阶段后翻转初始化阵列变量节点VN输出的判别模块；同时采用新的VN节点结构。本发明可以进一步提高译码器的收敛速度，提高译码器吞吐率，可为未来吞吐率要求高达100Gbps的光通信提供技术方案支持。
-
公开(公告)号：CN101964664A
公开(公告)日：2011-02-02
申请号：CN201010282933.6
申请日：2010-09-16
Applicant: 复旦大学
Abstract: 本发明属于无线数字通信、磁光学存储和光纤通信技术领域，具体为一种适用于CMMB的多模式Reed-Solomon译码器结构。该译码器包括计算症候值模块、求解关键方程模块、钱搜索和误码计算模块、码字缓冲模块。在求解关键方程模块中，采用一种折叠的结构，这种结构和传统的全并行结构相比，可以节省芯片面积，但不增加整个译码器结构的关键路径。本发明最大程度的复用现有的硬件资源从而在单一结构上实现了CMMB所要求的四种模式，节省了大量的硬件资源；同时采用门控时钟的技术来进行模式的切换，在最大程度的简化控制电路的同时，大大降低了整个结构功耗，使其更加符合手持移动设备的功耗需求。
-
公开(公告)号：CN101895506A
公开(公告)日：2010-11-24
申请号：CN201010241937.X
申请日：2010-08-02
Applicant: 复旦大学
Abstract: 本发明属于无线数字通信技术领域，具体为一种适用于CMMB和DVB-H的时域同步电路结构。主要包括数据缓存控制模块，数据处理模块，模式识别判断模块以及符号粗同步和小数倍载波频偏估计模块。数据缓存控制模块完成数据的缓存和输出，数据处理模块完成数据的相关、累加和求绝对值运算，模式识别判断模块对DVB-H系统的传输模式以及循环前缀的长度进行识别判断，符号粗同步和小数倍载波频偏估计模块支持CMMB和DVB-H两种标准的符号粗同步和小数倍载波频偏估计。本发明根据两种标准时域结构的相似性，提出一种以最低的硬件代价实现最大程度的复用的结构，从而以一套硬件结构支持两种标准的时域同步。
-
公开(公告)号：CN101867422A
公开(公告)日：2010-10-20
申请号：CN201010176162.2
申请日：2010-05-13
Applicant: 复旦大学
IPC: H04B17/00
Abstract: 本发明属于通讯技术领域，具体涉及信道模型中几种重要的概率分布的硬件实现方法。具体包括均匀分布随机数、高斯白噪声、对数正态分布、瑞利分布这四种的具体硬件实现。均匀分布随机数由一个加法器和两个寄存器实现；对6路均匀分布累加实现高斯白噪声分布；对高斯分布取e的指数得到对数正态分布；利用余弦查表、乘法器、加法器、平方根，即可得到瑞利分布。由于这几个模块是单独的，所以可以分别被独立的运用，增加其使用的灵活性，同时也降低其芯片的面积，并为其它信道模型仪器的具体硬件实现奠定了良好的基础。
-
公开(公告)号：CN101692611A
公开(公告)日：2010-04-07
申请号：CN200910054350.5
申请日：2009-07-03
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明提供一种基于SIMD结构的多标准LDPC译码器电路，由输入缓冲单元、主控制器、指令存储器、本征信息存储器、后验信息存储器和外信息存储器、奇偶校验和输出缓冲单元以及处理单元阵列构成。所述的处理单元阵列由多个并行的处理单元构成，处理单元采用串行处理方式的VLSI硬件架构。该译码器采用一种新型的TPMP译码算法，保证硬件结构不受分块矩阵特殊结构限制，实现硬件结构与分块LDPC码校验矩阵结构的分离。本发明提供了灵活可配置的处理单元设计电路，能有效提高硬件的利用率，降低芯片的设计面积。同时本发明还提供了一种专用简化的SIMD指令集，该指令集适用于各种分块LDPC码，实现译码器硬件结构与分块LDPC码校验矩阵结构的分离，满足多标准通讯的需求。
-
-
-
-
-
-
-
Search Results
58
records
(took 0.022 seconds)
