公开(公告)号：CN118631415A

公开(公告)日：2024-09-10

申请号：CN202410775822.0

申请日：2024-06-17

Applicant: 北京联合大学 ,  北京微电子技术研究所

Inventor： 陈艾东 ,  杨宁 ,  张彦龙 ,  曾露 ,  闫龙德 ,  李想 ,  刘伟锋 ,  王硕 ,  周婧

IPC: H04L9/00

Abstract: 本发明提供一种面向FPGA的侧信道测量配置及其控制方法，所述测量配置包括目标FPGA芯片及其板级，其被配置为实现加密和解密过程，并输出原始瞬时电压信号；上位机，其被配置为用于进行数字电路设计并生成比特流文件，进行软件加密，以及接收示波器采集的功耗曲线并存储；下载器，其被配置为用于将所述上位机生成的比特流文件烧录至目标FPGA芯片；三级运算放大器，其被配置为将所述目标FPGA芯片及其板级输出的原始瞬时电压信号进行放大输出；示波器，其被配置为用于采集所述三级运算放大器输出的信号，形成功耗曲线并输出至所述上位机进行进一步分析。本发明针对FPGA芯片本身的安全性提出，针对的是真实应用场景下FPGA原生配置架构的侧信道脆弱性问题。

公开(公告)号：CN105808367A

公开(公告)日：2016-07-27

申请号：CN201610125319.6

申请日：2016-03-04

Applicant: 上海交通大学 ,  北京微电子技术研究所

Inventor： 景乃锋 ,  蒋剑飞 ,  李桃中 ,  何卫锋 ,  赵元富 ,  陈雷 ,  李学武 ,  王硕 ,  周婧 ,  毛志刚

IPC: G06F11/07

CPC classification number: G06F11/0706

Abstract: 本发明公开了一种现场可编程门阵列软错误容错方法及结构，该方法包括：利用布线算法，找出现场可编程门阵列中源逻辑单元和目标逻辑单元之间的原始路径和备份路径，所述备份路径不同于所述原始路径且与所述原始路径具有相同逻辑配置；当所述原始路径或备份路径出现软错误时，控制所述原始路径或备份路径中出错线路也就是受害线的输出电平值；对所述原始路径和所述备份路径进行逻辑或运算，使目标逻辑单元获得正确的信号值。本发明在现有的布线资源中找出原始路径和备份路径，针对布线资源进行备份恢复，只需要增加占用资源很少的错误控制电路和错误恢复结构，即可实现现场可编程门阵列软错误容错，降低了容错结构中的资源开销，冗余结构少。

公开(公告)号：CN103744014A

公开(公告)日：2014-04-23

申请号：CN201310724722.7

申请日：2013-12-24

Applicant: 北京微电子技术研究所 ,  中国运载火箭技术研究院

Inventor： 陈雷 ,  周婧 ,  赵元富 ,  文治平 ,  齐畅 ,  刘泓 ,  武斌 ,  王硕 ,  李学武 ,  加春雷

IPC: G01R31/3181

Abstract: 本发明提供了一种SRAM型FPGA单粒子辐照试验测试系统及方法，该试验系统包括上位机、电流监测采集板和测试板；电流监控采集板包括电流监控采集FPGA、电流采集单元、供电模块和第一通信接口；测试板包括控制处理FPGA、刷新芯片、SRAM、配置PROM、存储PROM、第二通信接口及被测FPGA；上位机负责流程控制和数据处理；电流监控采集板负责测试板的上电、断电和监测测试FPGA电流；测试板负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用刷新芯片代替现有辐照试验系统中的部分重配模块，可以更方便可靠地对被测芯片进行刷新；且本发明能够实现对触发器进行静态和动态翻转测试，结合两种方法可以得到更可靠的触发器翻转数据。

公开(公告)号：CN119849400A

公开(公告)日：2025-04-18

申请号：CN202411811231.0

申请日：2024-12-10

Applicant: 北京微电子技术研究所 ,  西北工业大学

Inventor： 邵晨育 ,  王硕 ,  田春生 ,  周婧 ,  陈雷 ,  周冲 ,  庞永江 ,  张瑶伟 ,  王卓立 ,  步远航

IPC: G06F30/3315 ,  G06F30/34 ,  G06F111/06 ,  G06F123/02

Abstract: 本发明属于电子设计自动化、静态时序分析领域，具体涉及一种用于FPGA静态时序分析的并行优化方法，旨在解决现有技术中静态时序分析计算效率低、编译时间长的问题。本发明方法包括：根据构建的面向FPGA的STA数据结构对时序图、时序约束进行内存布局优化；任务分解，并将每一层级的节点和边的计算任务分配多个并行内核并行执行、不同层级分配单一CPU线程按顺序执行；在执行时，对时序图进行遍历，标记待更新的节点和边；通过双向遍历计算，获取节点的有效的到达时间、节点的有效的需求时间，确定FPGA时序静态分析中的关键路径，生成FPGA静态时序分析的并行优化报告。本发明提高了静态时序分析中的计算效率，缩短了编译时间。

公开(公告)号：CN118797637A

公开(公告)日：2024-10-18

申请号：CN202410779262.6

申请日：2024-06-17

Applicant: 北京微电子技术研究所

Inventor： 肖克 ,  张彦龙 ,  王硕 ,  周婧 ,  张雪婷 ,  田春生 ,  杜忠

IPC: G06F21/56 ,  G06F30/34

Abstract: 本发明属于硬件安全技术领域，具体涉及了一种面向FPGA木马检测的可测试性值计算方法和系统，旨在解决现有的FPGA综合网表的可测试性值获取方法无法在早期的设计阶段进行计算的问题。本发明包括：初始化FPGA综合网表的全部节点，获得初始网表；对初始网表的所有主输入I置CC0(I)＝CC1(I)＝1，对初始网表的所有主输出O置CO(O)＝0；对设置好主输入和主输出的初始网表进行拓扑化，获得拓扑化网表；根据拓扑化网表计算拓扑化网表的拓扑次序；基于所述拓扑次序，从主输入开始依次计算各节点的可控性值；基于所述拓扑次序，基于所述可控性值从主输出开始依次计算各节点的可观测性值。本发明能够在FPGA设计的初级阶段就精确计算出网表的可测试性指标，降低了后期修改的成本与风险。

公开(公告)号：CN116976065A

公开(公告)日：2023-10-31

申请号：CN202211084330.4

申请日：2022-09-06

Applicant: 杭州电子科技大学 ,  北京微电子技术研究所 ,  北京卓芯半导体科技有限公司

Inventor： 桑倩倩 ,  杨欣欢 ,  王传政 ,  王硕 ,  周婧 ,  王亮 ,  赵元富 ,  李沛林 ,  马文哲

IPC: G06F30/20 ,  G06F119/04 ,  G06F111/08

Abstract: 本发明公开了一种器件老化敏感点分析方法。本发明按照电路设计自带的模块层次依次对电路中的每个模块层次中的器件进行老化分析。即对电路中随机一个模块层次中的器件进行老化仿真时，其余模块层次中的器件重置为零，便于对当前模块层次中器件的老化分析。电路网仿真结束后，比较每个模块层次的电路网的老化性能衰退指标与老化性能衰退指标阈值的大小。如果当前模块层次的电路网的老化性能衰退指标大于老化性能衰退指标阈值，则对当前模块层次的电路网中下一层级的M个电路网表进行老化仿真，直到最低层级的器件为止。本发明能够大大降低电路可靠性敏感点分析的计算量，提升电路可靠性敏感点分析的效率、速度，并且不会影响敏感点分析的精度。

公开(公告)号：CN103744014B

公开(公告)日：2016-07-06

申请号：CN201310724722.7

申请日：2013-12-24

Applicant: 北京微电子技术研究所 ,  中国运载火箭技术研究院

Inventor： 陈雷 ,  周婧 ,  赵元富 ,  文治平 ,  齐畅 ,  刘泓 ,  武斌 ,  王硕 ,  李学武 ,  加春雷

IPC: G01R31/3181

Abstract: 本发明提供了一种SRAM型FPGA单粒子辐照试验测试系统及方法，该试验系统包括上位机、电流监测采集板和测试板；电流监控采集板包括电流监控采集FPGA、电流采集单元、供电模块和第一通信接口；测试板包括控制处理FPGA、刷新芯片、SRAM、配置PROM、存储PROM、第二通信接口及被测FPGA；上位机负责流程控制和数据处理；电流监控采集板负责测试板的上电、断电和监测测试FPGA电流；测试板负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用刷新芯片代替现有辐照试验系统中的部分重配模块，可以更方便可靠地对被测芯片进行刷新；且本发明能够实现对触发器进行静态和动态翻转测试，结合两种方法可以得到更可靠的触发器翻转数据。