一种利用外部存储器实现卷积交织/解交织的方法及设备

    公开(公告)号:CN101237240A

    公开(公告)日:2008-08-06

    申请号:CN200810100905.0

    申请日:2008-02-26

    IPC分类号: H03M13/27 H03M13/23

    摘要: 本发明涉及一种利用外部存储器实现卷积交织/解交织的方法及设备。所述方法包括在片内缓存器中缓存交织/解交织数据;当写满/读空所述片内缓存器时与存储控制器进行通信;以及通过存储控制器将所述交织/解交织数据写入外部存储器或者从外部存储器读出所述交织/解交织数据。本发明利用片内缓存器对交织/解交织数据进行缓存,从而大幅提高了对外部存储器的读写效率,降低了对外部存储器读写时钟频率的要求;用专门的对外接口通过存储控制器对外部存储器进行操作,可以屏蔽复杂的读写时序,也便于和其他功能模块复用外部存储器。

    多画面动态显示多路电视节目内容的装置与方法

    公开(公告)号:CN101207749A

    公开(公告)日:2008-06-25

    申请号:CN200610170665.2

    申请日:2006-12-27

    IPC分类号: H04N5/45 H04N5/44 H04N7/26

    摘要: 一种多画面动态显示多路电视节目内容的装置与方法,对节目来源不同的多路视频传输流进行动态显示,该装置包括调谐器1及调谐器2、选择器1及选择器2、系统解码器1及系统解码器2、信源解码器1及信源解码器2、尺寸变换器1及尺寸变换器2、混叠器、MCU及缓存器,本发明的特点是:利用经济的技术手段,采用双解码的方式实现了电视节目多画面的画中画(PIP)或画外画(POP)显示方式,使子画面的图像能动态(准动态)地显示,方便观看者实时了解子画面节目的播出进程并及时将主画面切换到感兴趣的频道。

    高清数字电视SOC芯片双模式架构

    公开(公告)号:CN101137032A

    公开(公告)日:2008-03-05

    申请号:CN200610112718.5

    申请日:2006-08-31

    发明人: 张秀峰

    IPC分类号: H04N7/015

    摘要: 本发明涉及高清数字电视(HDTV)核心的SOC芯片的新型架构设计。在所发明的双模式架构中,显示时序发生器可工作于有、无外置存储器配置的双处理模式。在有外置存储器模式下,该芯片架构可实现帧率转换、3D去隔行和3D降噪等高端视频处理功能;在无外置存储器模式下,该芯片架构可以低成本实现2D去隔行、2D降噪、视频缩放等基本视频处理功能。因此,该架构兼具高端应用的多功能特性与低端应用的低成本特性。本发明中,无外置存储器模式下,显示时序对源时序的“第一有效行时基同步方法”,确保了显示时序与源时序的帧场同步,是视频处理时序正确性的根本保证。

    处理NOR型闪存中数据记录的方法、装置及设备

    公开(公告)号:CN101101572A

    公开(公告)日:2008-01-09

    申请号:CN200710120149.3

    申请日:2007-08-10

    发明人: 史岩 张凤生

    IPC分类号: G06F12/06

    摘要: 本发明提供一种处理NOR型闪存上的数据记录的方法、装置以及嵌入式设备。在该方法中,每条数据记录包括记录序号和记录内容,包括步骤:根据预定的字节转换规则对数据记录进行转换,该字节转换规则用于将数据记录中的字节转换为不包括0x00字节和0xff字节的表示;将转换后的数据记录写入NOR型闪存的未写入区域,在数据记录的末端写入终止符,并将NOR型闪存中具有相同记录序号的原数据记录的所有字节修改为0x00。通过本发明的处理方法和装置及嵌入式设备,可以提高NOR型闪存的写入速度、减少NOR型闪存的擦写次数,从而延长NOR型闪存的寿命。

    一种输入阻抗恒定的衰减系统

    公开(公告)号:CN107196622B

    公开(公告)日:2021-05-18

    申请号:CN201710267010.5

    申请日:2017-04-21

    发明人: 刘亚春

    IPC分类号: H03H7/24

    摘要: 本发明提供了一种输入阻抗恒定的衰减系统,包括N条相互并联的增益支路,N=1,2,……n;其中每一条增益支路都包括两个相互串联的支路第一电容和支路第二电容以及一个选择开关;其中所述每一条增益支路的支路第一电容和支路第二电容相互串联后一端连接输入端,另一端连接接地;所述选择开关一端连接在支路第一电容和支路第二电容之间,另一端连接输出端。上述方案中提出了一种输入阻抗恒定的衰减系统,这种结构的纯电容的衰减系统中的N个选择开关S1、S2、……SN之中无论闭合那一个,都只会带来增益的改变,而从输入端VIN来看阻抗都是一样的,整个衰减系统的增益可变而阻抗恒定。

    一种视频检测及处理方法、装置

    公开(公告)号:CN104580978B

    公开(公告)日:2017-12-22

    申请号:CN201510071223.1

    申请日:2015-02-11

    发明人: 王永刚

    IPC分类号: H04N7/01 H04N5/14 H04N9/78

    摘要: 本发明涉及视频检测及处理方法,通过计算相邻场图像的整体相关性来预测当前场是否为电影场,判断为是时,将当前场与相邻场合并成帧,然后在该合成帧中逐像素检测梳齿伪像,如果无梳齿伪像,则确认当前局部区域是电影模式,将所述的合成帧作为还原的视频帧;如果有梳齿伪像,则判定当前局部区域是非电影模式,此时采用运动自适应方法或者空域插值方法计算出插值帧,作为还原的视频帧。本发明可正确检测出混合视频中的电影区域和隔行区域,并采用不同的去隔行技术分别处理,既恢复了电影区域的细节,又避免产生梳齿现象。同时,电影模式检测模块和去隔行模块可使用相同的输入,减少了场缓存和DDR带宽,有利于节约硬件成本。

    一种输入阻抗恒定的衰减系统

    公开(公告)号:CN107196622A

    公开(公告)日:2017-09-22

    申请号:CN201710267010.5

    申请日:2017-04-21

    发明人: 刘亚春

    IPC分类号: H03H7/24

    CPC分类号: H03H7/24

    摘要: 本发明提供了一种输入阻抗恒定的衰减系统,包括N条相互并联的增益支路,N=1,2,……n;其中每一条增益支路都包括两个相互串联的支路第一电容和支路第二电容以及一个选择开关;其中所述每一条增益支路的支路第一电容和支路第二电容相互串联后一端连接输入端,另一端连接接地;所述选择开关一端连接在支路第一电容和支路第二电容之间,另一端连接输出端。上述方案中提出了一种输入阻抗恒定的衰减系统,这种结构的纯电容的衰减系统中的N个选择开关S1、S2、……SN之中无论闭合那一个,都只会带来增益的改变,而从输入端VIN来看阻抗都是一样的,整个衰减系统的增益可变而阻抗恒定。

    一种同时使用大电阻和大电容的电路及设计方法

    公开(公告)号:CN107194078A

    公开(公告)日:2017-09-22

    申请号:CN201710377869.1

    申请日:2017-05-25

    发明人: 王亚杰

    IPC分类号: G06F17/50

    CPC分类号: G06F17/5072

    摘要: 本发明提供一种同时使用大电阻和大电容的电路及设计方法,其中同时使用大电阻和大电容的电路中,poly电阻阵列采用工艺最小poly宽度来实现高阻值,MIM电容阵列设置在poly电阻阵列之上来节省面积。其中所述poly电阻阵列由多个形状相同的poly电阻单元并行排列组成,使所有poly电阻单元两端的接触端口规则排列;其中所述MIM电容阵列由N个规则排列的MIM电容单元构成。其中所述poly电阻单元的长度大于所述MIM电容阵列的总长度,以使所述poly电阻单元两侧的接触端口伸出所述MIM电容阵列的两侧,便于电阻连线。

    一种SPISlave通讯模块
    60.
    发明公开

    公开(公告)号:CN107015936A

    公开(公告)日:2017-08-04

    申请号:CN201710144761.8

    申请日:2017-03-13

    发明人: 肖不平 于宗光

    IPC分类号: G06F13/40 G06F13/42

    CPC分类号: G06F13/4068 G06F13/4282

    摘要: 本发明提供了一种SPI Slave通讯模块,包括用于缓存数据的8byte FIFO、SPI_SR寄存器;其中所述SPI_SR寄存器设有用于标识该8byte FIFO中是否存储有数据的RDF位、用于标识是否可以向8byte FIFO中写入需要发送的数据的TDE位;其中所述SPI Slave通讯模块还包括用于缓存数据的内部缓存buffer,还包括以下辅助控制寄存器:接收寄存器SPI_RS_NUM、发送寄存器SPI_TS_NUM、异步FIFO读取寄存器SPI_FIFO_RPTR、异步FIFO写入寄存器SPI_FIFO_WPTR,以及一个用于接收主端发送来的CMD命令的SPI_CMD寄存器,以及返回当前SPI Slave模块状态的SPI_STATE寄存器。