-
公开(公告)号：CN116501268A
公开(公告)日：2023-07-28
申请号：CN202310771617.2
申请日：2023-06-28
申请人： 牛芯半导体(深圳)有限公司
发明人： 吴志平
摘要： 本申请的实施例提供了一种应用于DDR PHY的数据读取方法，该数据读取方法包括：根据接收到的读取控制信号、前同步信号和后同步信号，生成读指针信息；基于所述读指针信息从FIFO模块中读取目标数据，所述目标数据是基于DQS信号从数据存储器中读出并写入至所述FIFO模块中的；其中，所述读指针信息包括：当所述读取控制信号为低电平时，读指针跳过前同步码和后同步码分别对应的存储地址；当所述读取控制信号为高电平时，所述读指针指向所述目标数据所对应的存储地址。本申请实施例的技术方案可以跳过FIFO模块中所存储的前同步码和后同步码对应的数据，直接对目标数据进行读取，从而避免DDR Controller获取到无效数据，缩短传输时长。
-
公开(公告)号：CN116405030A
公开(公告)日：2023-07-07
申请号：CN202310683111.6
申请日：2023-06-09
申请人： 牛芯半导体(深圳)有限公司
发明人： 栾昌海
摘要： 本申请的实施例揭示了一种校准电路，包括：检测电路，用于检测输入信号之间的频率大小关系，并输出表征频率大小关系的信号；控制电路，控制电路的输入端与检测电路的输出端连接，用于接收表征频率大小关系的信号，并基于校准电路对应的开环状态或闭环状态，以及表征频率大小关系的信号输出电路切换信号和频带调整信号；切换电路，切换电路的输入端与控制电路的输出端连接，用于接收电路切换信号，并根据电路切换信号将校准电路在开环状态和闭环状态之间进行切换；调整电路，调整电路的输入端与控制电路的输出端连接，用于在校准电路在开环状态或闭环状态下接收频带调整信号，并根据频带调整信号调整频带。整个校准过程耗时减少。
-
公开(公告)号：CN116402007A
公开(公告)日：2023-07-07
申请号：CN202310672468.4
申请日：2023-06-08
申请人： 牛芯半导体(深圳)有限公司
发明人： 宋欣
IPC分类号： G06F30/392
摘要： 本申请属于芯片设计技术领域，尤其涉及一种版图移植方法、装置、终端以及介质。该版图移植方法包括：获取目标版图文件的第一信息，所述第一信息表征所述目标版图文件内的目标图层的图层名称及图层属性；获取基础版图文件的第二信息，所述第二信息表征所述基础版图文件内的待移植图层的数据类型及信息编号；基于所述第一信息和所述第二信息生成版图层信息文件；根据所述版图层信息文件将所述待移植图层的图层数据移植至所述目标图层。如此，本申请能够将基础版图文件的图层数据移植至目标版图文件的目标图层处，从而在不同工艺的不同工艺节点实现IP版图移植，最大程度地利用源版图的工艺信息，达到快速有效建立新版图的目的。
-
公开(公告)号：CN115345101A
公开(公告)日：2022-11-15
申请号：CN202210949098.X
申请日：2022-08-09
申请人： 牛芯半导体(深圳)有限公司
IPC分类号： G06F30/3308
摘要： 本发明提供了一种基于UVM的芯片寄存器的验证方法。该方法包括：对序列进行配置，在启动验证序列后，从验证序列的队列变量中取第一个值，将该值按照前门方式对应的读写过程对第一个寄存器进行读写和校验，或者按照后门方式对应的读写过程对第一个寄存器进行读写和校验。若队列中的数据没有全部执行完成，则从队列变量中取下一个值继续进行读写和校验，若队列中的数据全部执行完成，则结束第一个寄存器访问，进行下一个寄存器的访问；直至遍历所有寄存器，序列结束。本发明的序列，在被启动前进行配置，就可以完成上述的遍历寄存器的读写验证。可以减轻编写寄存器读写序列的工作量，具有可重用性，并且方便使用。
-
公开(公告)号：CN113992209A
公开(公告)日：2022-01-28
申请号：CN202111600815.X
申请日：2021-12-24
申请人： 牛芯半导体(深圳)有限公司
IPC分类号： H03M9/00
摘要： 本申请提供了一种转换电路以及串行解串器，转换电路包括控制电路、串联的第一转换电路以及若干第二转换电路。第一转换电路以及若干第二转换电路用于将第一数据转换为第二数据；第一转换电路位于起首位，用于接收指示信号，其中，第二转换电路中位于起首位的第二转换电路对应的输入端接入最大数据位；位于未尾位的第二转换电路对应的输入端接入最小数据位；控制电路与第一转换电路以及各个第二转换电路分别连接，用于控制第一转换电路以及各个第二转换电路将第一数据转换为第二数据，以通过指示信号标志第二数据的起首位。本申请实施例的转换电路能高效地进行数据转换、进而降低收发功耗。
-
公开(公告)号：CN112259535A
公开(公告)日：2021-01-22
申请号：CN202011045769.7
申请日：2020-09-28
申请人： 牛芯半导体(深圳)有限公司
IPC分类号： H01L27/02 , H01L27/118
摘要： 本申请提供了一种基于Finfet工艺的基本数字逻辑单元、集成电路版图以及半导体器件。基本数字逻辑单元包括电源区、MOS区、多晶硅伪结构。MOS区所述MOS区具有第一类源端，且第一类源端延伸至所述MOS区的左边缘和/或右边缘；多晶硅伪结构位于所述MOS区的一侧，对应于所述第一类源端的所在侧，所述多晶硅伪结构的纵向中心线为所述基本数字逻辑单元的第一类边框；所述第一类边框用于在拼接形成版图的过程中，与别的数字逻辑单元的第一类边框合并。本申请技术方案能够提高版图设计速度。
-
公开(公告)号：CN112148659A
公开(公告)日：2020-12-29
申请号：CN202011004948.6
申请日：2020-09-21
申请人： 牛芯半导体(深圳)有限公司
摘要： 本申请提供了一种数据传输电路，涉及电路设计领域，达到了避免资源浪费的目的。该数据传输电路包括主通信电路和与主通信电路连接的边带电路，边带电路包括：寄存器模块，与主通信电路电连接，用于接收主通信电路写入边带电路的通信数据；边带输入模块，与其它电路连接，用于接收其它电路输入边带电路的输入数据；数据处理模块，与边带输入模块电连接，与寄存器模块电连接，用于基于输入数据与寄存器模块进行数据交互；边带输出模块，与数据处理模块电连接，用于输出数据处理模块从寄存器模块获取的输出数据，从而实现使用边带电路代替主通信电路进行数据传输的目的，能够在一定程度上避免资源浪费。
-
公开(公告)号：CN112003615A
公开(公告)日：2020-11-27
申请号：CN202010967263.5
申请日：2020-09-15
申请人： 牛芯半导体(深圳)有限公司
IPC分类号： H03L7/18
摘要： 本发明公开了一种分频电路，多模分频器、锁相环电路以及电缆，其中，分频电路包括第一触发器，包括主锁存器以及从锁存器，第一触发器的正相输出端输入至自身的数据端；第二触发器，第一触发器的正相输出端输入至第二触发器的数据端，待分频的第一时钟信号分别输入至第一触发器的时钟端以及第二触发器的时钟端；调频控制单元，调频控制单元包括开关管控制电路以及逻辑门电路；逻辑门电路的输出端与开关管控制电路连接，逻辑门通过控制开关管控制电路的开关状态，控制第二触发器与从锁存器的数据输入端连接，形成脉冲消减网络。本发明的技术方案可使用较少的触发器实现较高工作频率，进而提高信息的传输速度。
-
公开(公告)号：CN111884664A
公开(公告)日：2020-11-03
申请号：CN202010679623.1
申请日：2020-07-14
申请人： 牛芯半导体(深圳)有限公司
摘要： 本申请的实施例提供了一种信号毛刺消除电路和包括该信号毛刺消除电路的信号检测电路，信号毛刺消除电路包括相并联的第一支路和第二支路、以及第一选通模块；第一选通模块的两数据输入端分别与第一支路的输出端和第二支路的输出端相连，第一选通模块受控于第一时钟信号进行数据输入端选通，以输出所选通数据输入端中输入的信号；第一支路包括第一模块、第二选通模块和第一驱动模块，第一模块包括第一或非门和第二或非门；第二支路包括第二模块、第三选通模块和第二驱动模块，第二模块包括第三或非门和第四或非门；由此实现了有效消除信号中的毛刺，保证了信号的稳定性。
-
公开(公告)号：CN111858413A
公开(公告)日：2020-10-30
申请号：CN202010610211.2
申请日：2020-06-29
申请人： 牛芯半导体(深圳)有限公司
摘要： 本公开提供了一种PCIE交换芯片端口的数据调度方法及装置，所述方法包括：根据事务包的应答类型，将PCIE交换芯片端口接收到的事务包写入所述端口的存储空间；根据存储空间中事务包的写入顺序，于预设记录队列中依次入队记录所述应答类型；确定所述存储空间中前一已取出事务包的调度阻塞状态；通过数据链路层获取链路对边设备对各所述应答类型的事务包的剩余接收量；基于所述记录队列、所述调度阻塞状态以及所述剩余接收量，对所述存储空间中事务包进行调度。本公开实施例能够保证PCIE交换芯片端口的数据调度的准确度。
-
-
-
-
-
-
-
-
-
搜索结果
139 条记录 (耗时 0.046 秒)
