-
公开(公告)号：CN114189338A
公开(公告)日：2022-03-15
申请号：CN202111483205.6
申请日：2021-12-07
Applicant: 浙江大学
Abstract: 本发明属于信息安全领域，公开了一种基于同态加密技术的SM9密钥安全分发和管理系统，包括KGC端和用户端，KGC端用于对密钥申请用户进行身份认证，根据用户标识信息生成用户密钥的密文ct(dA)，对用户的标识和密钥进行分发、管理；用户端用于加密用户标识、计算用户标识的哈希值密文并传输至KGC端、接收并解密用户密钥。本发明将现有的SM9算法密钥生成、分发和管理机制与同态加密技术在隐私保护领域的优势相结合。同态加密技术能够对加密的数据进行计算，并在对结果解密后，得到与明文计算相同的结果。达到了用户的隐私(标识信息和实际密钥)始终对KGC保密的目的，解决了现有SM9算法密钥分发和管理机制中的安全问题。
-
公开(公告)号：CN113552794A
公开(公告)日：2021-10-26
申请号：CN202110705878.5
申请日：2021-06-24
Applicant: 南方电网科学研究院有限责任公司 , 浙江大学 , 广东电网有限责任公司电力调度控制中心 , 广东电网有限责任公司
IPC: G04G5/00
Abstract: 本发明公开了一种电力芯片内时钟信号的自动校准装置及其方法，所述装置包括中测机台、待校准晶振、振荡器、测试控制模块、校准模块、参数调整模块；所述中测机台的信号输出端与待校准晶振连接，所述待校准晶振的第一信号输出端与振荡器的输入端连接，所述振荡器的输出端与所述测试控制模块的输入端连接，所述测试控制模块与校准模块连接，所述校准模块的输出端与所述参数调整模块的输入端连接，所述参数调整模块的输出端与所述中测机台的信号输入端连接。本发明实施例通过测试控制模块、校准模块和参数调整模块的配合，能够实现对电力芯片内时钟信号的自动校准；并通过对电力芯片内时钟信号的频率和相位进行双重调整，进一步提高校准的准确性。
-
公开(公告)号：CN112083791B
公开(公告)日：2021-09-24
申请号：CN202010969527.0
申请日：2020-09-15
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
IPC: G06F1/3234 , G06F1/3237 , G06F1/3287
Abstract: 本申请涉及一种芯片功耗优化方法、装置、计算机设备和存储介质。采用本申请能够完成了芯片功耗优化的自动管理过程，且能够进一步节省功耗。该方法包括：通过将唤醒模式指令和掉电模式指令分别存储于唤醒模式寄存器和掉电模式寄存器中，响应于上述掉电模式指令，触发掉电使能寄存器启动掉电流程并在掉电流程中控制由上述掉电模式指令指定的电源域进入低功耗模式；接收上述唤醒源信息对应的唤醒源产生的唤醒信号；若该唤醒信号为有效唤醒信号，则控制由上述唤醒模式指令指定的电源域进入上述电源开关模式。
-
公开(公告)号：CN112199308B
公开(公告)日：2021-03-30
申请号：CN202011354222.5
申请日：2020-11-26
Applicant: 浙江大学
Abstract: 本发明公开了一种用于电力专用芯片的软硬件结合的低功耗存储控制器，包括总线接口子模块，寄存器子模块，Nor‑Flash SCR配置子模块，读数据缓冲子模块，Nor‑Flash接口协议转换子模块，多路复用器子模块。总线接口子模块实现采样CPU通过AMBA总线发起的读写请求相关的控制信号，地址信号和数据信号，并返回读数据和响应信号；用户通过配置寄存器子模块中的寄存器实现对Nor‑Flash存储器的不同访问模式；Nor‑Flash SCR配置子模块，实现芯片上电时自动完成Nor‑Flash设备配置寄存器配置操作；读数据缓冲子模块，用于暂存从Nor‑Flash返回的高位宽数据信息；Nor‑Flash接口协议转换子模块，实现将总线接口子模块采样到的读写操作时序转换为Nor‑Flash端口协议时序。
-
公开(公告)号：CN111681257A
公开(公告)日：2020-09-18
申请号：CN202010422496.7
申请日：2020-05-18
Applicant: 浙江大学
Abstract: 本发明公开了一种基于连通域的印刷图文分割方法，并提出了一种利用基于连通域的印刷文本图文分割方案来进行对复杂版面印刷文档添加抗打印扫描数字水印的应用场景。通过利用连通域的一些特性（如面积、位置、宽度、高度等）来实现两个目的：第一，把文档图像中文本部分和图像部分分割开来。第二，把文档图像中的一些噪声点和标点符号去除。结果表明基于连通域的图文分割方法具有较好的效果，能够正确区分出文本部分和图像部分，是复杂版面文档版面预处理的重要步骤，是复杂版面文档水印技术的重要前提。
-
Patent Agency Ranking
公开(公告)号：CN111581676A
公开(公告)日：2020-08-25
申请号：CN202010376980.0
申请日：2020-05-07
Applicant: 浙江大学
IPC: G06F21/75
Abstract: 本发明涉及微控制器领域，提出了一种双核锁步容错下的处理器抗DPA攻击系统包括主处理器和从处理器，还包括随机延迟使能模块和读操作存储区；所述随机延迟使能模块用于控制从处理器的随机延迟；所述读操作存储区用于存储主处理器读取过的指令和数据，提供从处理器正确的指令和数据；所述主处理器和从处理器在运行中包括同步运行阶段和失步运行阶段。本发明通过总线层面的修改，在保证原有双核锁步正常工作的同时，进行时间及振幅维度上的双重功耗隐藏，以实现双核锁步容错下的处理器的抗DPA攻击特性，具有安全性能高，处理简单，投入成本低的优点。
-
公开(公告)号：CN119937983A
公开(公告)日：2025-05-06
申请号：CN202411877621.8
申请日：2024-12-19
Applicant: 浙江大学
IPC: G06F7/57 , G05B19/042 , G06F17/16
Abstract: 本发明属于硬件加速器技术领域，公开了一种求解线性规划问题的加速器装置及执行方法，包括控制器模块、并行计算模块、数据搬运模块、数据分发模块和数据接收模块，当开始执行PDLP算法时，主处理器将事先准备的加速器控制代码发送至加速器装置，开始算法加速：控制器模块负责加速器整体的控制，包括控制并行计算模块完成SpMV运算和向量运算；控制数据搬运模块从外部存储器搬运数据；控制数据分发模块向并行计算模块内部的运算单元发送数据；控制数据接收模块将并行计算模块的结果累加成最终结果并将数据写回外部存储器。本发明的一种求解线性规划问题的加速器装置满足了SpMV运算对并行性和不规则性的要求，提高了运算效率。
-
公开(公告)号：CN119047571A
公开(公告)日：2024-11-29
申请号：CN202410994001.6
申请日：2024-07-24
Applicant: 浙江大学
IPC: G06N5/04 , G06N3/042 , G06N3/0464 , G06N3/0495
Abstract: 本发明属于深度学习技术领域，公开了一种基于量化神经网络权重复用的推理加速优化方法，包括离线阶段和在线阶段；在离线阶段，生成一个数据流图，数据流图通过复用计算过程中的重复子计算来优化计算流程；在线阶段，利用该数据流图来执行推理操作，所述方法将推理过程建模为数据流图的遍历，在构建数据流图的时候，将重复权重的不规则索引转化为数据流图中节点的连接关系，解决计算的不规则性问题。本发明的技术能够减少加法、乘法的计算次数，减少权重数据的读取次数，从而提高了神经网络的计算速度。比起定制硬件加速器的技术方案，本发明能够在通用处理器上实现收益而不依赖硬件加速器，具有实用性和普适性。
-
公开(公告)号：CN118627138A
公开(公告)日：2024-09-10
申请号：CN202410676340.X
申请日：2024-05-29
Applicant: 浙江大学
Abstract: 本发明属于集成电路技术领域，公开了一种基于SAT的加密电路路径分类方法，包括步骤1：进行展开深度预测，预测能够完成路径分类的最小展开深度；步骤2：以最小展开对加密电路进行时序展开，并构建联接电路；步骤3：寻找令联接电路中的2组加密电路输出不一致的输入序列DIS；步骤4：若能够找到DIS，则查询具有正确功能的芯片并更新联接电路，检查输入密钥的等价性；若等价，则继续更新联接电路，并进行密钥等价性检查，直到检查结果为不等价；步骤5：若无法找到DIS，则检查剩余的密钥是否满足唯一路径条件，若满足，则结束求解；若不满足，则增加展开深度并构建联接电路，重新进行步骤3。本发明提高了加密电路路径分类求解效率。
-
公开(公告)号：CN118504049A
公开(公告)日：2024-08-16
申请号：CN202410319266.6
申请日：2024-03-20
Applicant: 浙江大学
Abstract: 本发明属于集成电路硬件安全技术领域，公开了一种针对逻辑锁定技术的结构攻击方法，破解开始前，通过反向工程获得加密电路的网表，以及购买正常工作的芯片并获得完整的扫描链接入，包括步骤1：对所有密钥K进行分组；步骤2：根据密钥组找到所有的关键信号cs1；步骤3：将所有找到的关键信号断开，设置其为新的密钥。本发明通过网表中密钥之间的逻辑关系对密钥进行分组，防止混淆所有密钥，分组后对每一组都尝试找到其关键信号。找到关键信号后将其断开，将断开的关键信号作为额外密钥输入并进行SAT攻击，加速破解。本发明可以加速破解多种逻辑锁定方法，特别是SAT攻击即Valkyrie攻击都无法有效破解的SILL方法。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.023 seconds)
