-
公开(公告)号：CN112948023B
公开(公告)日：2021-10-26
申请号：CN202110308884.7
申请日：2021-03-23
申请人： 弘大芯源(深圳)半导体有限公司
摘要： 本发明提供了一种嵌入的可配置逻辑的实现方法，包括：步骤1：确定目标集成电路上的硬件设计节点集合以及软件设计节点集合；步骤2：获取用户的目标需求，并对目标需求进行拆分，获取硬件需求以及软件需求；步骤3：将硬件需求与硬件设计节点集合进行第一匹配，获得硬件目标节点，将软件需求与软件设计节点集合进行第二匹配，获得软件目标节点；步骤4：将与硬件需求相关的硬件功能配置到硬件目标节点上，同时，将与软件需求相关的软件功能配置到软件目标节点上，执行相应功能。通过进行硬件设计以及软件设计上有效的功能区分，可以有效降低开发周期，提高产品差异化。
-
公开(公告)号：CN113410308A
公开(公告)日：2021-09-17
申请号：CN202110695821.1
申请日：2021-06-23
申请人： 弘大芯源(深圳)半导体有限公司
摘要： 本发明公开了一种金属‑氧化物半导体场效应晶体管，P‑衬底作为第二导电类型，设置在最底部；漂移区域作为第一导电类型，设置在P‑衬底中；基极作为第二导电类型，设置在距离漂移区域的左端的L处且与漂移区域重叠；源极作为第一导电类型，设置在基极内；在漂移区域上设置第一局部氧化物及第二局部氧化物；在基极上方的两侧设置第一栅极氧化物与第二栅极氧化物，第一栅极氧化物上方设置多晶硅总线区；第二栅极氧化物上方设置多晶硅栅极；在第二局部氧化物的右侧设置漏极，漏极作为第一导电类型，设置在漂移区域内。使得晶体管的工艺流程简单化，提高晶体管漏源极之间的击穿电压及源极相对于衬底的击穿电压，提高晶体管的耐用性。
-
公开(公告)号：CN112948023A
公开(公告)日：2021-06-11
申请号：CN202110308884.7
申请日：2021-03-23
申请人： 弘大芯源(深圳)半导体有限公司
摘要： 本发明提供了一种嵌入的可配置逻辑的实现方法，包括：步骤1：确定目标集成电路上的硬件设计节点集合以及软件设计节点集合；步骤2：获取用户的目标需求，并对目标需求进行拆分，获取硬件需求以及软件需求；步骤3：将硬件需求与硬件设计节点集合进行第一匹配，获得硬件目标节点，将软件需求与软件设计节点集合进行第二匹配，获得软件目标节点；步骤4：将与硬件需求相关的硬件功能配置到硬件目标节点上，同时，将与软件需求相关的软件功能配置到软件目标节点上，执行相应功能。通过进行硬件设计以及软件设计上有效的功能区分，可以有效降低开发周期，提高产品差异化。
-
公开(公告)号：CN113594264B
公开(公告)日：2022-07-22
申请号：CN202110843344.9
申请日：2021-07-26
申请人： 弘大芯源(深圳)半导体有限公司
IPC分类号： H01L29/872 , H01L29/40 , G06F17/11
摘要： 本发明提供一种带凹槽结构的肖特基二极管，包括：半导体衬底；半导体层，设置于半导体衬底上，半导体层的上表面依次开设有多个凹槽、第一限位槽和多个第二限位槽；肖特基势垒层，设置于半导体层上；第一接触层，设置于肖特基势垒层上，分别与肖特基势垒层和第一电极电连接；第二接触层，设置于半导体层上除肖特基势垒层之外的区域，与半导体层电连接。本发明的带沟槽结构的肖特基二极管，各凹槽形成肖特基二极管的有源区，在研究如何制造出反向漏电流较小的二极管时，只要改变各凹槽之间的距离进行测试即可，无需重新设计并制造出不同的二极管，一定程度上提升了研究的便利性且减少了成本。
-
公开(公告)号：CN114373678A
公开(公告)日：2022-04-19
申请号：CN202210028297.7
申请日：2022-01-11
申请人： 弘大芯源(深圳)半导体有限公司
IPC分类号： H01L21/3205
摘要： 本发明提出了一种离子注入增强多层薄膜硅化物方法。所述离子注入增强多层薄膜硅化物方法是穿过半导体硅衬底上已沉积形成的单层或多层金属薄膜，对所述单层或多层金属薄膜进行氩离子轰击，从而穿过所述单层或多层金属薄膜在欧姆接触区表面上形成硅化物层。具体包括：步骤1、在晶向为100的硅晶片上形成半导体器件区域；步骤2、在所述半导体器件区域的半导体硅衬底上形成单层或多层金属膜；步骤3、穿过所述单层或多层金属膜对所述硅晶片衬底进行氩离子轰击，在欧姆接触区表面上形成硅化物层。
-
公开(公告)号：CN112948022B
公开(公告)日：2021-11-16
申请号：CN202110304046.2
申请日：2021-03-22
申请人： 弘大芯源(深圳)半导体有限公司
摘要： 本发明提供了一种软性逻辑硬件的实现方法，步骤1：确定目标芯片中存在的至少两个固定功能单元，并确定每个固定功能单元含有的子单元；步骤2：确定目标芯片的目标编程器，并向目标编程器配置目标资料；步骤3：控制固定功能单元之间互连，并监测互联过程，同时，控制子单元按照配置的目标资料执行相应的目标功能操作，并监测操作过程；步骤4：对互连过程以及操作过程的监测结果进行验证，确定配置是否合格，若合格，判定配置后的目标芯片有效。通过向目标编程器配置资料，且通过与固定功能单元以及子单元相关，便于以软件方式更改逻辑电路，节省时间，且还保证处理效率，进而通过验证，保证处理的有效性。
-
公开(公告)号：CN113437133A
公开(公告)日：2021-09-24
申请号：CN202110689498.7
申请日：2021-06-22
申请人： 弘大芯源(深圳)半导体有限公司
IPC分类号： H01L29/06 , H01L29/732
摘要： 本发明公开了一种耐二次击穿的功率双极晶体管，包括：集电极欧姆接触区设置在最底部，在集电极欧姆接触区上设置集电极P+区，在集电极P+区上设置集电极P‑区；在集电极P‑区上设置基极n区，在集电极P‑区与基极n区之间形成集电极‑基极p‑n结区；在基极n区内设置发射极区，在基极n区与发射极区之间形成发射极‑基极p‑n结区；在基极n区上设置介电薄膜，在介电薄膜上间隔设置基极欧姆接触区及发射极欧姆接触区；在基极n区内从左至右还包括基极‑集电极p‑n结区、附加掺杂集电极区。增加功率双极晶体管对二次击穿的耐受能力，采用过电压保护阈值可调节的设计，减小器件的输出容量以得到功率双极晶体管结构简化，缩小功率双极晶体管的尺寸。
-
公开(公告)号：CN113436966A
公开(公告)日：2021-09-24
申请号：CN202110704001.4
申请日：2021-06-24
申请人： 弘大芯源(深圳)半导体有限公司
IPC分类号： H01L21/263
摘要： 本发明提出了一种具有增强的抗辐射性能的模拟集成电路加工方法。所述方法包括：在硅衬底的隔离单晶区中形成含有源元件和无源元件的集成电路之后，将含有有源元件和无源元件的集成电路中的辐射敏感级联的晶体管制成复合形式的晶体管；通过α‑粒子对复合形式的晶体管进行辐照，将所述复合形式的晶体管的辐射缺陷引入发射极‑基极结来调节复合晶体管的增益系数；利用γ‑粒子辐照所述集成电路中的所有元件；在γ‑粒子辐照所有元件后，对所述集成电路进行稳定退火处理，所述稳定退火时间与形成所述集成电路过程中的原型退火时间一致。
-
公开(公告)号：CN113437133B
公开(公告)日：2022-07-22
申请号：CN202110689498.7
申请日：2021-06-22
申请人： 弘大芯源(深圳)半导体有限公司
IPC分类号： H01L29/06 , H01L29/732
摘要： 本发明公开了一种耐二次击穿的功率双极晶体管，包括：集电极欧姆接触区设置在最底部，在集电极欧姆接触区上设置集电极P+区，在集电极P+区上设置集电极P‑区；在集电极P‑区上设置基极n区，在集电极P‑区与基极n区之间形成集电极‑基极p‑n结区；在基极n区内设置发射极区，在基极n区与发射极区之间形成发射极‑基极p‑n结区；在基极n区上设置介电薄膜，在介电薄膜上间隔设置基极欧姆接触区及发射极欧姆接触区；在基极n区内从左至右还包括基极‑集电极p‑n结区、附加掺杂集电极区。增加功率双极晶体管对二次击穿的耐受能力，采用过电压保护阈值可调节的设计，减小器件的输出容量以得到功率双极晶体管结构简化，缩小功率双极晶体管的尺寸。
-
公开(公告)号：CN113410308B
公开(公告)日：2022-02-11
申请号：CN202110695821.1
申请日：2021-06-23
申请人： 弘大芯源(深圳)半导体有限公司
摘要： 本发明公开了一种金属‑氧化物半导体场效应晶体管的检测系统，基于控制模块建立所述晶体管各个组成部分从上至下的第一传热网络模型；建立所述晶体管内各组成部分从下至上的第二传热网络模型；将所述第一传热网络模型与所述第二传热网络模型进行比较，得到比较值，在确定所述比较值等于0时，表示所述第一传热网络模型与所述第二传热网络模型均构建正确；反之，还需对所述第一传热网络模型和/或所述第二传热网络模型进行模型修正；在确定所述第一传热网络模型与所述第二传热网络模型均构建正确时，计算晶体管内各组成部分的温度信息控制显示模块显示出来。实现对晶体管的准确检测。
-
-
-
-
-
-
-
-
-
搜索结果
57 条记录 (耗时 0.056 秒)
