公开(公告)号：CN207503020U

公开(公告)日：2018-06-15

申请号：CN201721571856.X

申请日：2017-11-22

Applicant: 国核自仪系统工程有限公司

Inventor： 王巍 ,  田钢 ,  潘清 ,  王洪淼 ,  靳子洋

IPC: G05B19/418 ,  G05B19/042 ,  G01R31/02

Abstract: 一种基于FPGA的DI动态诊断电路，涉及信号诊断技术领域，所解决的是降低诊断错误率的技术问题。该电路包括主控制器、采样光耦、断线检测光耦、切换继电器、第一控制开关、第二控制开关；所述主控制器为FPGA芯片，主控制器通过第一控制开关、第二控制开关、切换继电器的配合，来控制采样光耦及断线检测光耦的输入侧信号；主控制器通过采样光耦及断线检测光耦的输出侧信号来实现对DI通道的动态诊断。本实用新型提供的电路，适用于DCS领域的控制对象保护系统。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN206348782U

公开(公告)日：2017-07-21

申请号：CN201621465383.0

申请日：2016-12-29

Applicant: 国核自仪系统工程有限公司

Inventor： 田钢 ,  万诗新 ,  王楠 ,  潘清 ,  王洪淼 ,  赵宝平

IPC: G06F13/28 ,  G06F13/42

Abstract: 一种基于FPGA架构的ETS表决卡，涉及汽轮机技术领域，所解决的是现有系统无法实现复杂的表决逻辑及表决时间长的技术问题。该表决卡包括FPGA表决模块、IOP处理模块、第一连接件、第二连接件；第一连接件的各路数字信号输入接口、各路数字信号输出接口分别接到FPGA表决模块的各路数字信号输入端口、各路数字信号输出端口；FPGA表决模块的LVDS发送端口、各路LVDS接收端口、各路串行通信端口分别接到第二连接件的LVDS发送接口、各路LVDS接收端口、各路串行通信接口；所述IOP处理模块中设有FPGA处理子模块、CPU子模块。本实用新型提供的表决卡，适用于ETS系统。

公开(公告)号：CN206346785U

公开(公告)日：2017-07-21

申请号：CN201621445849.0

申请日：2016-12-27

Applicant: 国核自仪系统工程有限公司

Inventor： 万诗新 ,  王楠 ,  田钢 ,  潘清 ,  王洪淼 ,  杨坤 ,  赵宝平

IPC: F01D21/00 ,  F01D21/02

Abstract: 一种基于FPGA的汽轮机危急遮断系统，涉及汽轮机技术领域，所解决的是加快响应速度的技术问题。该系统，包括多个ETS表决卡、多个转速信号卡、多个开关信号分配卡；所述ETS表决卡包括FPGA表决模块、IOP处理模块、第一连接件；各个ETS表决卡通过串行通信端口互联；所述转速信号卡包括FPGA转速模块、IOP处理模块、第二连接件；各个转速信号卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口；所述开关信号分配卡包括FPGA分配模块、IOP处理模块、第三连接件；各个开关信号分配卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口。本实用新型提供的系统，结构简单且响应速度快。