-
公开(公告)号：CN118802351A
公开(公告)日：2024-10-18
申请号：CN202410964314.7
申请日：2024-07-18
Applicant: 华中科技大学 , 开源网安物联网技术(武汉)有限公司
IPC: H04L9/40 , H04L41/16 , H04L12/40 , G06N3/0442 , G06N3/0464 , G06N3/08
Abstract: 本发明公开了一种车辆充电接口攻击检测方法、装置、设备及存储介质，其中检测方法包括：判断接收的CAN报文中的ID信息是否属于设定名单；根据ID信息判断CAN报文是否符合设定的数据帧周期；计算数据负载率、信息熵和异常间隔报文量中的至少一者，并与设定阈值进行比较；根据ID信息查找报文处理规则，并判断数据段是否异常；根据PGN信息识别BMS和充电机的充电状态，并对照状态转换图判断充电状态是否异常；将当前CAN报文和历史CAN报文组建数据集；并输入堆叠式LSTM残差网络，进行报文异常检测模型训练，以获得CAN报文分类结果。本发明车辆充电接口攻击检测方法通过多检测机制的融合检测，能够实时全面地检测潜在的攻击行为，有效地保护车辆的充电安全。
-
公开(公告)号：CN113868991B
公开(公告)日：2024-07-02
申请号：CN202111126665.3
申请日：2021-09-26
Applicant: 华中科技大学
IPC: G06F30/331 , G06F17/12
Abstract: 本发明公开了一种近阈值供电电压下数字标准单元的设计方法，属于低功耗芯片设计技术领域。本发明首先确定最佳供电电压；接着，在最优供电电压下，通过仿真得到每一MOS管的沟道长度与目标函数的曲线关系，由此确定每一MOS管的最优沟道长度；然后，将最优供电电压和每一MOS管的最优沟道长度代入对应的近阈值供电电压下的MOS管电流模型；并基于上拉网络与下拉网络的导通电流相等，构建包括每一MOS管的沟道宽度和阈值电压的方程组；最后，利用数值方法求解方程组，得到每一MOS管的最优沟道宽度。本发明可以在保证极高准确度的前提下，快速衡量数字标准单元的时序特征，显著降低近阈值供电电压下的数字标准单元库开发的时间成本。
-
公开(公告)号：CN117459341A
公开(公告)日：2024-01-26
申请号：CN202311307615.4
申请日：2023-10-10
Applicant: 华中科技大学 , 开源网安物联网技术(武汉)有限公司
IPC: H04L12/40
Abstract: 本发明公开一种CAN数据帧结构、充电装置、电池管理系统以及通信方法，其中该CAN数据帧结构包括记录标识信息的ID段和记录数据信息的数据段，数据段记录当前帧所传输的用于通信的数据信息，ID段包括第一字段、第二字段、第三字段、第四字段以及第五字段；第一字段用于记录当前传输的数据所属的消息类型，第二字段用于记录当前传输的数据的目标地址，第三字段用于在多会话连续传输中记录当前会话的序列号，第四字段用于在多会话连续传输中记录所需会话总数，第五字段用于记录数据段传输的数据信息的序列号；通过上述CAN数据帧结构，可有效提升单一数据帧的实际数据量的载荷，而且可根据需求设置单一会话所包括的数据帧的个数，以满足实际场景通信需求。
-
公开(公告)号：CN115662483A
公开(公告)日：2023-01-31
申请号：CN202211673015.5
申请日：2022-12-26
Applicant: 华中科技大学
IPC: G11C11/418 , G11C11/419
Abstract: 本发明公开了一种SRAM存储单元阵列、读写方法、控制器及系统，属于集成电路设计领域，包括：阵列中的SRAM存储单元包含7个MOS管；每一行中，所有单元的两个写字线连接节点均连接至同一条写字线，且由同一个列选择信号控制的单元的读字线连接节点连接至同一个充电PMOS管；每一列单元的写位线连接节点、写位线非连接节点、读位线连接节点分别连接至一条写位线、一条写位线非和一条读位线；每一个充电PMOS的管源、漏极中，一极连接单元的读字线连接节点，另一极接VDD，栅极接读字线信号；每一条读位线接一个放电NMOS管，所有放电NMOS管的栅极连接相互连接，用于接放电信号。本发明能够减小SRAM存储单元阵列的面积，并优化阵列的读操作性能。
-
公开(公告)号：CN110837477B
公开(公告)日：2022-09-09
申请号：CN201910950724.5
申请日：2019-10-08
Applicant: 华中科技大学
IPC: G06F12/02
Abstract: 本发明公开一种基于寿命预测的存储系统损耗均衡方法及装置，包括：对存储系统的各个存储单元进行寿命预测，预测得到各个存储单元的剩余使用次数；当存储单元进行一次读或写操作后，其剩余使用次数减1；确定各个单元的剩余使用次数中的最大值和最小值，将最大值减最小值得到最大差值；若剩余使用次数的最大差值大于预设损耗均衡阈值，则将剩余使用次数最大值对应存储单元中的数据拷贝到剩余使用次数最小值对应的存储单元；并将剩余使用次数最大值对应存储单元中的数据擦除，并将该剩余使用次数最大值对应存储单元用于热数据存储，对存储系统进行损耗均衡。本发明真实反映存储单元可使用状态，提高存储单元后期的利用率，延长存储系统的使用寿命。
-
Patent Agency Ranking
公开(公告)号：CN109637576B
公开(公告)日：2021-06-11
申请号：CN201811547901.7
申请日：2018-12-17
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于支持向量回归的闪存寿命预测方法，包括下述步骤：(1)获取待测闪存的特征量，特征量包括：闪存的编程时间、读取时间、擦除时间、电流、功耗、阈值电压分布、存储块编号、存储页号、闪存当前经历过的编程/擦除周期数、条件错误页数、条件错误块数、错误比特数和错误率；(2)对特征量进行处理后获得运算结果；(3)将特征量与运算结果组成集合，并将集合中的子集作为支持向量回归模型的输入进行支持向量回归运算后获得与特征量对应的闪存的寿命预测值。本发明可以预测闪存的剩余使用寿命，让闪存存储设备使用者在使用设备期间了解存储器的损耗状态，避免因存储器单元失效而造成的数据流失。
-
公开(公告)号：CN110580932A
公开(公告)日：2019-12-17
申请号：CN201910807106.5
申请日：2019-08-29
Applicant: 华中科技大学
IPC: G11C16/34
Abstract: 本发明公开了一种应用于损耗均衡的存储单元质量度量方法，包括以下步骤：S1、根据实际存储系统的测量能力，从存储单元的特征集合中选取多个特征值作为存储单元质量度量特征；S2、根据存储单元质量度量特征和预训练的存储单元质量度量模型，计算得到存储单元质量度量结果。本发明考虑到存储单元不同时期的损耗程度差异，采用操作时间、阈值电压分布等多个能够更加准确反映存储单元当前可靠性状态的度量特征，并建立了一种准确的应用于损耗均衡的存储单元质量度量模型，能够大幅提高质量度量结果的准确度，从而提高存储系统损耗均衡执行效率并延长存储系统的使用寿命。
-
公开(公告)号：CN102184360B
公开(公告)日：2013-06-05
申请号：CN201110124371.7
申请日：2011-05-13
Applicant: 华中科技大学
Abstract: 本发明公开了一种适用于嵌入式处理器的信息流安全监控方法，包括污迹的标记、污迹的传播和污迹的检测。污迹标记是对外来隐患数据进行标记。污迹传播是使污迹信息随数据源一起参与到流水线的运算当中，并在数据操作过程中与数据绑定在一起且与数据保持同步。污迹检测对污迹数据源行为的安全性进行检测，监控污迹数据源在传播过程中的行为，当发现污迹数据被不安全的方式使用时，产生异常中断。由于本发明在污迹信息的传播过程中省略了污迹传播寄存器而以全传播的形式进行传播，在一定程度上减少了系统性能方面的开销，同时由于在污迹信息的检测过程中使用了污迹检测寄存器，可以更有针对性的防御不同类型的攻击，减小了整个信息流安全监控方法的误报率。
-
公开(公告)号：CN1949668B
公开(公告)日：2011-09-14
申请号：CN200610124854.6
申请日：2006-10-25
Applicant: 华中科技大学
IPC: H03K5/24 , G01R19/165
Abstract: 本发明公开了一种单端输入的迟滞比较电路，包括用于产生阈值电压的阈值电压产生环路，以及用于产生迟滞电压的正反馈支路；正反馈支路由电流源I3和开关SW串联构成；阈值电压产生环路包括PMOS管P1、P2，NMOS管N3、N4，电流源I1、I2；PMOS管P1的栅极作为输入端，其漏极接地，源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW，开关SW的另一端接电流源I3的输出端；NMOS管N3的栅极与漏极相连并连接到NMOS管N4的栅极和电流源I1的输出端；NMOS管N4的漏极接电流源I2的输出端，源极与PMOS管P2的源极相连；PMOS管P2的栅极和漏极接地；电流源I1、I2、I3的输入端均与电源VDD相接。本迟滞比较电路是为检测芯片中某电压是否过低而设计，电路只有一个输入端用于输入待测电压。
-
公开(公告)号：CN100574101C
公开(公告)日：2009-12-23
申请号：CN200610125126.7
申请日：2006-11-24
Applicant: 华中科技大学
IPC: H03K5/24
Abstract: 本发明公开了一种迟滞比较器，该电路是为低压低功耗芯片中的保护电路或者是检测电路专门设计。它包括电流源I1、二个输入MOS管、三个负载MOS管和用于调节比较器的阈值的迟滞调节器。当输入MOS管为NMOS管时，负载MOS管采用PMOS管，反之亦然。电路单边阈值与电路器件参数无关，即只要固定了比较器一个输入端电压就可以精确确定单边阈值。电路具有不对称的正反馈回路构成迟滞比较器的迟滞电路，能产生阈值电压并能完成比较功能。电路本身是一个相对独立的部分。电路中还设置了合适的正反馈支路以及输出级支路，以及提供了静电保护作用的MOS管和电阻。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.031 seconds)
