公开(公告)号：CN104899343A

公开(公告)日：2015-09-09

申请号：CN201410077465.7

申请日：2014-03-04

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  何伟伟 ,  杨燕 ,  柴展 ,  王曦

IPC: G06F17/50

Abstract: 本发明提供一种交叉栅结构MOSFET及多叉指栅结构MOSFET的版图设计，所述交叉栅结构MOSFET的版图设计包括：半导体衬底、十字形交叉栅结构、源区及漏区；所述十字形交叉栅结构包括第一条状栅及与所述第一条状栅垂直的第二条状栅，所述第一条状栅及第二条状栅将所述半导体衬底隔成四个区域；所述源区及漏区交替排列于所述四个区域。本发明可以提高有源区的利用率，增加驱动电流，减小栅电阻，提高最大震荡频率；采用交叉栅结构，采用螺旋状分布源极与漏极，充分利用了版图面积，并可实现多叉指栅结构，可以满足设计电路对器件的需求；同时若对栅的连接采用四端连接时，可以有效的降低栅电阻，从而明显提高器件的功率增益与最大振荡频率。

公开(公告)号：CN104750923A

公开(公告)日：2015-07-01

申请号：CN201510136875.9

申请日：2015-03-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: G06F17/50

Abstract: 本发明提供一种MOSFET的建模方法，包括步骤：首先，获得模型的源漏寄生电阻；然后，将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合；最后，当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。本发明通过将源漏寄生电阻加入DC模型和射频模型中，可以提高射频模型的建模精度，并且本发明将DC模型和射频模型相结合，可以减少射频模型建模的工作周期。

公开(公告)号：CN104750922A

公开(公告)日：2015-07-01

申请号：CN201510136732.8

申请日：2015-03-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: G06F17/50

Abstract: 本发明提供一种SOI四端口网络及其模型拓扑结构，包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本发明的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性，使建模过程更加灵活。

公开(公告)号：CN102916041B

公开(公告)日：2015-03-25

申请号：CN201210458192.1

申请日：2012-11-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 罗杰馨 ,  陈静 ,  伍青青 ,  柴展 ,  余涛 ,  吕凯 ,  王曦

IPC: H01L29/737 ,  H01L21/331

Abstract: 本发明提供一种基于SOI的锗硅异质结双极晶体管及其制作方法。该基于SOI的锗硅异质结双极晶体管，其包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂硅膜下部的重掺杂第一多晶硅层。本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGe HBT器件的截止频率。