-
公开(公告)号：CN104702551B
公开(公告)日：2018-04-27
申请号：CN201310654016.X
申请日：2013-12-05
Applicant: 上海华虹集成电路有限责任公司
IPC: H04L27/18
Abstract: 本发明公开了一种ISO/IEC14443‑BPSK副载波位同步期边界锁定电路，包括：一BPSK副载波边沿检测电路，一屏蔽副载波计数器，一BPSK副载波周期计数器，一BPSK副载波有效周期判决器，一BPSK副载波有效周期计数器。先滤除最不稳定的几个BPSK副载波周期，然后用系统时钟统计检测后续的副载波周期，来判决出一个合理的理想边界的起始点。该起始点可作为数字相关解调的相对合理的基准起始点。本发明能够得到相对精准的逼近理想边界的副载波边界标准信号。
-
公开(公告)号：CN104639483B
公开(公告)日：2017-10-31
申请号：CN201310556590.1
申请日：2013-11-11
Applicant: 上海华虹集成电路有限责任公司
IPC: H04L27/227
Abstract: 本发明公开了一种基于14443‑BPSK副载波数字相关解调电路，包括：一副载波边沿检测电路，用于产生1Bit边界匹配成功信号；一基准副载波产生电路，基于所述1Bit边界匹配成功信号，根据系统时钟锁定边界，产生847k基准副载波信号；一相关计数器，对待解调的带有副载波的串行码流与847k基准副载波信号同或运算的结果进行计数统计；一相关解码逻辑电路，根据所述相关计数器的统计结果，判决上一个Bit的相位是否需要翻转，得到的翻转与否的判决结果即为相关副载波解调后的不带副载波的串行码流。本发明能够在一定程度上正确解码数据，降低误码率。
-
公开(公告)号：CN106324463A
公开(公告)日：2017-01-11
申请号：CN201510342658.5
申请日：2015-06-19
Applicant: 上海华虹集成电路有限责任公司
IPC: G01R31/26
Abstract: 本发明公开了一种扫描链控制电路设计方法，在传统的扫描链电路的基础之上，设置一组或者多组配置寄存器，以及与之相对应的一级或多级译码电路，用来控制扫描链电路的使能端口，从而控制扫描测试能否进行。本发明还公开了一种扫描链电路。本发明能够提高安全芯片在插入扫描链时的抗攻击能力，保证扫描链自身的安全。
-
公开(公告)号：CN102486721B
公开(公告)日：2016-02-03
申请号：CN201010573144.8
申请日：2010-12-03
Applicant: 上海华虹集成电路有限责任公司
Inventor： 王永流
IPC: G06F7/575
Abstract: 本发明提供一种线性插值优化电路，包含选择器单元和加法器单元。将传统设计中的减法器单元以及多个选择器单元统一设计为选择器单元，各选择器之间具有数学关联性，能够实现电路设计中只用一个乘法单元代替传统设计中两个乘法器单元，能有效简化计算，降低芯片设计面积。
-
公开(公告)号：CN104714777A
公开(公告)日：2015-06-17
申请号：CN201310673975.6
申请日：2013-12-11
Applicant: 上海华虹集成电路有限责任公司
IPC: G06F9/30
Abstract: 本发明公开了一种微控制器取指令方法，使用16比特位宽的闪存作为程序存储器，每次读取16位指令码，其中8位指令码立即由CPU核读取进行译码操作，另外8位指令码由指令寄存器暂存。下一个读取周期时，CPU核可以直接从指令寄存器读取8比特指令码，而不需要从程序存储器中读取。本发明还公开了一种实现所述方法的微控制器取指令电路，包括：一CPU核，为8比特位宽；一程序存储器，由16比特位宽的嵌入式闪存构成；一指令读取电路，一指令寄存器，为16比特位宽，一选择器，为8比特位宽。本发明能有效降低程序存储器的读取次数，降低微控制器的取指令功耗。
-
Patent Agency Ranking
公开(公告)号：CN104702552A
公开(公告)日：2015-06-10
申请号：CN201310652435.X
申请日：2013-12-05
Applicant: 上海华虹集成电路有限责任公司
Inventor： 王永流
IPC: H04L27/22
CPC classification number: H04L27/2278
Abstract: 本发明公开了一种BPSK副载波相关解调位边界确定电路，包括一BPSK副载波上升沿计数器，一第一比较模块，一BPSK副载波高电平统计计数器，一第二比较模块，一BPSK副载波高低电平计数器，一首次翻转位边界信号产生模块。本发明还公开了一种BPSK副载波相关解调位边界确定方法，对位同步期间的单周期BPSK副载波的高低电平分别进行计数统计；统计完成后用统计平均值，作为位同步期间的单周期副载波的高低电平的计算参考值；将所述高低电平的计算参考值加上高低翻偏移量，作为首次高翻阈值和低翻阈值；将BPSK副载波的高低电平统计值与高低翻阈值相比较，得到位边界锁定信号和位边界标志信号。本发明能够提高首次翻转点检测的成功率。
-
公开(公告)号：CN104702399A
公开(公告)日：2015-06-10
申请号：CN201310654490.2
申请日：2013-12-05
Applicant: 上海华虹集成电路有限责任公司
Inventor： 王永流
Abstract: 本发明公开了一种ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路，包括：一待解调副载波上升沿检测电路，用于检测待解调副载波输入信号的上升沿；一待解调副载波周期计数器，用于在SOF、EGT和EOF期间用系统时钟对待解调副载波周期进行计数；一基准副载波计数器，对基准副载波进行计数，根据协议规定的SOF/EOF的连续低电平持续etu时间，或者EGT的高电平持续时间范围，产生周期检测使能信号；一翻转点判决电路，在周期检测使能信号使能后，检测待解调副载波周期计数器的计数值是否大于等于1.5T，如果大于等于1.5T，则输出1个相位翻转信号。本发明能够正确解调SOF、EOF和EGT，且不影响对数据期间的开窗法数字相关解调。
-
公开(公告)号：CN102339338B
公开(公告)日：2013-03-27
申请号：CN201010234176.5
申请日：2010-07-22
Applicant: 上海华虹集成电路有限责任公司
IPC: G06F17/50
Abstract: 本发明通过采用对时钟通路的干预，使得数据通路的设计问题部分转移到时钟通路上，解决在集成电路应用中由时序电路的修复所带来的芯片设计面积加大的问题。包含步骤为：分析时序违反例的特点；分析有违反例的路径；所有以违反例起点为起点的路径有足够的建立时间余量，以及所有以违反例起点为终点的路径有足够的保持时间余量时，进入采用加大路径起点的时钟延时的方式来修复保持时序方式；所有以违反例终点为终点的路径有足够的建立时间余量，以及所有以违反例终点为起点的路径有足够的保持时间余量时，进入采用缩短路径终点的时钟延时的方式来修复保持时序的方式。本发明所提出的内容，选择不同的时钟延迟的设计方式，能有效降低集成电路芯片设计的电路复杂度，降低芯片的设计面积。
-
公开(公告)号：CN102967824A
公开(公告)日：2013-03-13
申请号：CN201110255887.5
申请日：2011-08-31
Applicant: 上海华虹集成电路有限责任公司
IPC: G01R31/3185
Abstract: 本发明公开了一种扫描链控制电路，包括：一扫描链，该扫描链连接有时钟输入、复位控制、测试模式控制信号和扫描使能信号，其中：一门连接所述扫描链，所述门连接一配置寄存器。本发明的扫描链控制电路，通过对配置寄存器进行配置，开启扫描链功能，进行扫描测试；当产品测试完成，对配置寄存器进行配置，断开扫描链，并取消或隐藏这些配置寄存器的访问，使扫描链无法工作，能消除通过扫描链读取芯片内部信息的安全隐患。本发明还公开了一种扫描链控制实现方法。本发明的扫描链控制电路及其实现方法能控制扫描链断开或开启，保证芯片内部信息的安全。
-
公开(公告)号：CN102455775A
公开(公告)日：2012-05-16
申请号：CN201010528850.0
申请日：2010-11-02
Applicant: 上海华虹集成电路有限责任公司
IPC: G06F1/32
Abstract: 本发明涉及一种降低电路中冗余动态功耗的方法，采用复制并行运算单元的源头寄存器，并根据运算需求选择参与运算的寄存器数据，参与后续逻辑运算的实现方式，能够准确确定需要进行运算的单元，从而关闭某些不需参与运算的寄存器单元，有效地降低了电路中的动态功耗。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.034 seconds)
