公开(公告)号：CN113644019A

公开(公告)日：2021-11-12

申请号：CN202110907503.7

申请日：2021-08-09

Applicant: 恩纳基智能科技无锡有限公司 ,  清华大学无锡应用技术研究院

Inventor： 吴超 ,  周德金 ,  曾义 ,  徐宏 ,  龙三雄 ,  魏子杰 ,  张艳

IPC: H01L21/683 ,  H01L21/687 ,  H01L21/677

Abstract: 本发明公开了一种半导体贴片机的复合上料装置，包括：平移轨道，所述平移轨道架设于预设位置；行走座，所述行走座行走于所述平移轨道上；升降座，所述升降座安装于所述行走座底端；复合上料机构，所述复合上料单元安装于所述升降座底端；其中，所述复合上料机构可完成料盒的抓取、上料。本发明提供的一种半导体贴片机的复合上料装置，复合上料机构可以利用吸盘或者卡爪完成料盒的抓取、上料，行走座带动料盒沿着平移轨道运动，升降座完成料盒的升降，从而完成料盒的复合上料，上料方式多样，提高了工作效率，迎合了生产需求。

公开(公告)号：CN113284503A

公开(公告)日：2021-08-20

申请号：CN202110525632.X

申请日：2021-05-14

Applicant: 无锡清耳话声科技有限公司 ,  清华大学无锡应用技术研究院

Inventor： 宫琴 ,  杨宏昊 ,  练慧俊 ,  范毅博

IPC: G10L21/013 ,  G10L21/034 ,  G10L25/66 ,  G10L25/90 ,  A61F11/00

Abstract: 本发明提供一种基于自然声掩蔽的耳鸣治疗声生成方法，其可以针对个体耳鸣声生成基于自然声的声音数据，声音数据更有针对性，不但更具针对性，可以有效地掩蔽每个个体的耳鸣声，且可以提高使用者的使用体验。在本专利技术方案中，基于每个患者耳鸣声的频率特征（中心频率、带宽）、响度，对自然声进行处理生成耳鸣治疗声。基于患者耳鸣的频率特征得到掩蔽声的中心频率和带宽，确保耳鸣治疗声能够在有效的频率和宽度范围内掩蔽耳鸣声。基于患者的耳鸣响度得到掩蔽强度，确保治疗声强度能够有效掩蔽耳鸣声的强度，最终得到的基于自然声生成的耳鸣治疗声，可以有效地掩蔽耳鸣声。

公开(公告)号：CN113067564A

公开(公告)日：2021-07-02

申请号：CN202110349739.3

申请日：2021-03-31

Applicant: 无锡英诺赛思科技有限公司 ,  清华大学无锡应用技术研究院

Inventor： 周德金 ,  徐宏 ,  陈珍海 ,  黄伟 ,  马君健

IPC: H03K17/08

Abstract: 本发明公开了一种高效率绝缘隔离SiC MOSFET栅驱动电路，该电路包括：高精度输入信号接收电路、数字控制电路、调制发送电路、隔离电路、高共模瞬态抑制差分信号接收电路、高效率输出驱动电路、发送端低压产生电路、接收端低压产生电路和芯片状态监测电路。本发明所提供的高效率绝缘隔离SiC MOSFET栅驱动电路，首先，采用高压电容绝缘隔离技术，可实现高耐压的前提下，提高信号处理速度；其次，可以根据负载大小和输入控制脉冲的频率自适应调整驱动电流，从而最大程度上提高驱动电路的电源效率；另外，采用高精度输入信号接收电路，提高信号输入可靠性。本发明可以广泛应用于驱动各类高压SiC MOSFET和IGBT器件。

公开(公告)号：CN112929805A

公开(公告)日：2021-06-08

申请号：CN202110073496.5

申请日：2021-01-20

Applicant: 无锡清耳话声科技有限公司 ,  清华大学无锡应用技术研究院

Inventor： 宫琴 ,  杨宏昊 ,  范毅博

IPC: H04R25/00

Abstract: 本发明涉及一种基于数字化采集的真耳分析系统及测试方法，系统包括：放音模块，被配置为提供测试时所需的声信号；数字化采集模块，被配置为以数字编码的方式采集耳内音频信号；微型单板计算机模块连接所述放音模块和所述数字化采集模块，所述微型单板计算机模块内设置有真耳测试系统软件，所述真耳测试系统被配置为根据选择测试项目向所述放音模块发送播放测试信号声指令，接收并处理所述数字化采集模块的回采信号，并对测试结果进行展示。本发明在需要操作设备的个人电脑上，只需要通过无线网技术与微型单板计算机模块进行连接，然后打开网页浏览器，即能进行测试系统的交互控制，极大的提高了系统的轻量化和易用程度。

公开(公告)号：CN112905506A

公开(公告)日：2021-06-04

申请号：CN202110286699.2

申请日：2021-03-17

Applicant: 清华大学无锡应用技术研究院

Inventor： 程利甫 ,  杨锦江 ,  刘雷波 ,  魏少军

IPC: G06F13/16 ,  G06F13/40

Abstract: 本发明涉及集成电路信息安全技术领域，具体公开了一种基于多值APUF的可重构系统，其中，包括：上位机和FPGA，上位机与FPGA通信连接，上位机包括激励产生模块、激励接收模块和响应接收发送模块，FPGA包括控制模块和PUF模块，PUF模块与控制模块通信连接，激励产生模块、激励接收模块和响应接收发送模块均与控制模块通信连接；其中PUF模块被配置成具有多个配置端、多个激励端和仲裁器模块的多值APUF的可重构结构，能够实现多种路径组合并得到多种不同的激励‑响应特性。本发明提供的基于多值APUF的可重构系统能够保证不同配置之间的重构唯一性和每个配置的重构均匀性。另外，由于设置了仲裁器模块能够提升APUF的抗攻击性，且未增加资源消耗。

公开(公告)号：CN112609242A

公开(公告)日：2021-04-06

申请号：CN202011417405.7

申请日：2020-12-05

Applicant: 无锡英诺赛思科技有限公司 ,  清华大学无锡应用技术研究院

Inventor： 马君健 ,  黄金荣 ,  周德金 ,  徐宏 ,  钟磊 ,  韩婷婷 ,  刘宗伟

IPC: C30B29/40 ,  C30B11/00

Abstract: 本发明公开了一种氮化镓单晶生长装置，具体涉及单晶生长设备技术领域，包括底座、壳体、加热阻丝和塞盖，底座的顶端固定连接有壳体，所述壳体内部的顶端固定连接有筒体，且筒体内部与壳体顶端之间的两侧分别设置有升降结构，所述壳体顶端的一侧设置有排气结构，所述加热台的顶端固定连接有坩埚，且坩埚与壳体的一侧之间分别设置有进料结构。本发明通过在筒体与壳体之间的两侧分别设置有遮挡结构，以升降结构将网框抬升至筒体的内部后，轻旋空心筒内部的活动杆便可以限位块将在弹簧轴作用下朝外翻转的挡板压入筒体的内部，而后再以卡块对活动杆的顶部进行限位即可对网框内部的晶粒进行保存，其冷却效率亦得到一定程度的提升。

公开(公告)号：CN112584607A

公开(公告)日：2021-03-30

申请号：CN202011419622.X

申请日：2020-12-06

Applicant: 无锡英诺赛思科技有限公司 ,  清华大学无锡应用技术研究院

Inventor： 周德金 ,  徐宏 ,  闫大为 ,  陈珍海 ,  马君健 ,  韩婷婷 ,  刘宗伟

IPC: H05K1/02 ,  H05K1/18

Abstract: 本发明公开了一种氮化镓半导体器件，具体涉及半导体技术领域，包括器件主体，所述器件主体的内壁上设置有防水结构，所述器件主体内部的四周设置有加强结构，所述器件主体内部的一端固定连接有电路板，所述器件主体的顶端固定连接有四组连接块，所述器件主体内部的底端固定连接有放置座。本发明通过设置有内层体、加强板、中层体和连接座，使用时，器件主体的内部设置有中层体和内层体，中层体和内层体形成双层的结构，增加了器件主体的结构强度，并且在中层体和内层体之间通过连接座横向设置有加强板，加强了结构的强度，加强板和连接座连接在一起，结构稳定，避免在使用过程中发生脱落，增加了器件的使用效果。

公开(公告)号：CN112564891A

公开(公告)日：2021-03-26

申请号：CN202011444216.9

申请日：2020-12-11

Applicant: 清华大学无锡应用技术研究院

Inventor： 刘雷波 ,  朱敏 ,  魏少军

IPC: H04L9/06 ,  G06F7/58

Abstract: 本发明涉及序列密码算法技术领域，具体公开了一种基于反馈移位寄存器阵列的序列密码算法计算系统，其中，包括：至少两个反馈移位寄存器阵列，多个所述反馈移位寄存器阵列级联连接，每个所述反馈移位寄存器阵列均包括N行M列的寄存器，每个所述寄存器均包括多种输入数据，其中N≥2，M≥2，且N和M均为自然数；以及与每个所述反馈移位寄存器阵列对应的计算模块，每个所述计算模块均与对应的所述反馈移位寄存器阵列连接，每个所述计算模块均能够根据序列密码算法进行计算，并将得到的计算结果反馈至对应的反馈移位寄存器阵列。本发明提供的基于反馈移位寄存器阵列的序列密码算法计算系统能够同时兼顾性能及灵活性。

公开(公告)号：CN112104370A

公开(公告)日：2020-12-18

申请号：CN202011022536.5

申请日：2020-09-25

Applicant: 无锡英诺赛思科技有限公司 ,  清华大学无锡应用技术研究院

Inventor： 周德金 ,  陈珍海 ,  徐宏 ,  吴振华 ,  龚桦 ,  黄伟

IPC: H03M1/34

Abstract: 本发明属于集成电路技术领域，具体为一种高精度模数转换器转换速度提升电路，该电路包括：信号输入电路、高精度ADC内核、高性能采样开关、保持电路、比较器、FIFO电路、数据求和电路以及数字校准电路。本发明所述高精度模数转换器转换速度提升电路采用微分信号处理技术，在传统中速高精度ADC内核基础上增加了输入模拟信号跟踪量化电路，实现模拟信号的高速跟随和量化，达到提升ADC转换速率的目的。所述模拟信号跟踪量化电路仅包括高性能采样开关、保持电路、比较器、FIFO电路以及数据求和电路，在不需要成倍增加硬件和功耗开销的条件下，快速提升ADC转换速度，具有低成本优势。

公开(公告)号：CN110750301B

公开(公告)日：2020-07-07

申请号：CN201811001532.1

申请日：2018-08-29

Applicant: 清华大学无锡应用技术研究院

Inventor： 刘雷波 ,  罗奥 ,  魏少军

IPC: G06F9/38 ,  G06F9/30 ,  G06F9/302

Abstract: 本发明提供了一种检测处理器安全性的方法、装置、系统及存储介质。该方法包括：当分析至处理器的第一读取时间计数器指令时，判断已分析的处理器的指令流中是否具有特定样式的指令组合；当已分析的处理器的指令流中具有特定样式的指令组合时，判断访存读指令是否发生缓存命中，以及访存读指令对应的内存地址是否被已分析的处理器的指令流中位于访存读指令之前的指令读取过，以生成第一判断结果；根据第一判断结果，确定处理器的安全性。根据本发明实施例的技术方案，能够提升处理器的硬件安全性。