-
公开(公告)号：CN119363123A
公开(公告)日：2025-01-24
申请号：CN202411501530.4
申请日：2024-10-25
Applicant: 电子科技大学
IPC: H03M3/00
Abstract: 本发明属于模拟集成电路技术领域，特别涉及一种可以补偿任意周期过冲环路延迟的CTDSM电路。本发明通过在m通道TI ADC的各输出端引入直接反馈回路，将各个通道已生成的码字通过量化程度从高到低排序，然后分别通过从m递减至1的单位周期延迟有选择地反馈至TI ADC输入端，去补偿过冲环路延迟，这种方法可以补偿以TI ADC为量化器的CTDSM中的任意周期的过冲环路延迟，突破了现有方案只能补偿一个周期过冲环路延迟的局限性。本发明适用于任意通道数的TI ADC作为CTDSM量化器的情况，提高了CTDSM电路的稳定性，为CTDSM在高速高精度领域的发展提供了支持。
-
公开(公告)号：CN119001615A
公开(公告)日：2024-11-22
申请号：CN202411071789.X
申请日：2024-08-06
Applicant: 电子科技大学
Abstract: 本发明属于集成电路技术领域，具体为一种具有雷达信号识别功能的高能效智能型ADC。本发明在输入信号量化前，通过逻辑电路控制冗余电容下极板电压切换，结合比较器形成判断区间，在采样结束后仅需依据前两次比较器的比较结果在时域对模拟信号进行智能识别，判断信号为雷达或噪声信号。如果为雷达信号，ADC对输入信号进行完整量化，同时将预测的结果作为预警信号提供给指挥系统，由于其仅需两个比较周期即可输出预警信号，相较于传统装备控制系统可以提前进行后级装备的响应，从而提升装备的响应速度；如果为噪声信号，则ADC保持高位状态不变，仅对低位进行量化，避免高位量化的大功耗，既保证数据的完备性，又实现了ADC的动态能效调节。
-
公开(公告)号：CN117526944B
公开(公告)日：2024-11-15
申请号：CN202311492368.X
申请日：2023-11-09
Applicant: 电子科技大学
Abstract: 本发明属于模拟集成电路设计领域，具体为一种小面积低功耗多位模拟电压量化器电路。本发明利用极性判断电路对输入差分信号进行极性选择，判断极性为负即翻转之后的多级量化电路的输入差分信号，保持多级量化电路的输入差分信号始终为正，因此无需再与负的差分参考电压进行比较，直接大大减少了比较器的使用；其次，通过多级量化电路中第i级的参考电压由第1、2…(i‑1)级的比较结果来综合判断选择(0＜i≤n‑2)，避免了无意义的比较，减少了量化过程的比较次数，并且只需要n个比较器即可实现n位量化，相比现有Flash结构中比较器数量随量化器位数指数增长，本发明极大减少了比较器的数量，极大降低了电路的功耗和面积。
-
公开(公告)号：CN118399960A
公开(公告)日：2024-07-26
申请号：CN202410484566.X
申请日：2024-04-22
Applicant: 电子科技大学
Abstract: 本发明属于模拟集成电路技术领域，具体为一种基于冗余量化的电容失配数字后台校正方法。本发明配合带冗余的电容DAC阵列实现，通过对冗余区间内的信号进行两次量化，将冗余位依次置0和置1，避免辅助DAC的使用同时确保分裂式ADC的量化轨迹不完全相同；由于最低位权重的精度为1，可直接将迭代步长设置为1，只需要计算1次便可得到计算结果，极大降低了硬件资源的消耗。并且本发明根据工艺失配情况可灵活调整校正位数，当失配较小时，低位更加趋于理想权重，可从更高位开始校正，提高校正效率同时减小校正代价。对比电容互换以及dither注入的LMS算法，本发明具有更高的校正效率和更简洁的控制逻辑，减小了时间开销和硬件开销。
-
公开(公告)号：CN118300539A
公开(公告)日：2024-07-05
申请号：CN202410455952.6
申请日：2024-04-16
Applicant: 电子科技大学
Abstract: 本发明属于模拟集成电路技术领域，特别涉及一种超低功耗动态放大器电路。本发明采用浮动储能电容为动态运放供电，通过在浮动储能电容两端插入电阻R1和R2，辅以复位开关SR和放大开关SA，通过放大阶段的R1和R2电阻的串联分压，压缩了运算放大器输入管的过驱动电压，提高gm/iD(电流效率)的同时，额外的电阻还减小了动态储能电容CR充放电电流的大小，进一步缩减了功耗。本发明有效解决了现有动态比较器的功耗、输入共模变化不敏感不能很好兼顾的问题。
-
Patent Agency Ranking
公开(公告)号：CN117978602A
公开(公告)日：2024-05-03
申请号：CN202410242216.2
申请日：2024-03-04
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H04L27/22 , H04L27/233
Abstract: 本发明属于无线体域网中的人体通信领域，具体涉及一种用于人体通信系统的相移键控调制解调方法，主要包括结合振荡器的信号调制、人体信道传输和结合载波同步的信号解调；本发明保证了信号频率的稳定，不会随着载波频率改变而波动，而且抗干扰性能和抗噪声性能得到了改善和提升。
-
公开(公告)号：CN117526926A
公开(公告)日：2024-02-06
申请号：CN202311492367.5
申请日：2023-11-09
Applicant: 电子科技大学
Abstract: 本发明涉及集成电路领域，具体为一种宽调节范围低相位噪声的环形压控振荡器。本发明通过在控制电压较大和较小的情况下分别启动到电源和到地的通路以实现较大的电流变化从而实现宽调节范围且可以适应较宽的控制电压范围变化，减小了对额外控制电路的需求，减小了功耗和面积；在延时单元采用多输入设计，减小对跨导的需求，从而显著降低电路功耗；采用额外输入晶体管辅助输出节点的电位提升，从而在宽电流变化幅度情况下也能摆幅相对恒定，扩大了输出频率范围；通过引入额外的反相器延时单元添加慢速回路，以极大改善线性度，并辅以交叉耦合的正反馈作用降低相位噪声。最终，本发明实现了宽调节范围低相位噪声的环形压控振荡器。
-
公开(公告)号：CN116846355A
公开(公告)日：2023-10-03
申请号：CN202310569517.1
申请日：2023-05-19
Applicant: 电子科技大学
Abstract: 本发明涉及模拟集成电路领域，特别涉及一种折叠共源共栅(Folded Casecode)运算放大器。本发明基于现有超级Class‑AB循环折叠共源共栅放大电路，通过使用额外共模反馈通路和大电阻来实现性能提升直接相关问题，并设定偏置电流与各PMOS管和NMOS管的尺寸，从而大幅减小了额外电流的消耗与额外面积的消耗。本发明可在保证总体性能相当的情况下，功耗和面积均优于现有的超级Class‑AB循环折叠共源共栅放大电路。
-
公开(公告)号：CN116341447A
公开(公告)日：2023-06-27
申请号：CN202310602696.4
申请日：2023-05-26
Applicant: 电子科技大学
IPC: G06F30/36 , G06F115/12
Abstract: 本发明属于模拟集成电路技术领域，特别涉及一种建立时间稳定的非二进制电容阵列设计方法，适用于非二进制电容式DAC的电容设计。本发明通过设定电容阵列中每一位电容权重和对应冗余量的比例k，由低位到高位逐一确定电容阵列中每一位电容的容值，并通过线性规划优化求解k和N的值，从而实现建立精度和建立时间的双选优化设计，不仅提升了非二进制电容阵列的建立速度，也避免了非二进制编码设计的盲目性。
-
公开(公告)号：CN116094523B
公开(公告)日：2023-06-09
申请号：CN202310202852.8
申请日：2023-03-06
Applicant: 电子科技大学
Abstract: 本发明属于模拟集成电路技术领域，特别涉及一种适用于二进制电容式DAC的紧凑型电容排布方法。本发明通过将二进制电容式DAC电容阵列的单位电容分成2N/2行和2N/2列的正方形矩阵，并设置轴M0~MN/2和金属线K0~KN/2‑1，将金属线K0~KN/2‑1两侧的单位电容上极板以两两共用的方式和电容从低位到高位依次集中式对称布局，不仅提升了电容阵列的对称性和紧凑性，还最大程度保证模数转换器的静态性能、动态性能，降低模数转换器芯片面积。本发明最大限度简化了单位电容下极板走线，同时添加对地屏蔽线抑制单位电容间的耦合电容，进一步提升了电容阵列的对称性和紧凑性。
-
-
-
-
-
-
-
-
-
Search Results
90
records
(took 0.028 seconds)
