-
公开(公告)号：CN110596439B
公开(公告)日：2021-05-14
申请号：CN201910898542.8
申请日：2019-09-23
Applicant: 电子科技大学
IPC: G01R13/02
Abstract: 本发明公开了一种数字触发检测方法，采用FPGA中的高速吉比特收发器对触发比较器输出信号(触发信号)进行采样与解串，输出并行触发数据；在FPGA中对并行触发信号进行状态判断，识别状态跳变的位置，从而确定触发点在并行采集数据的位置。对吉比特收发器设置与ADC分频比的相同倍率进行串并转换，降速为FGAP能够稳定工作的速率，这样使并行触发数据与被测信号的并行采样数据具有一一对应关系，在并行触发数据中识别得到的触发跳变点即为信号触发的准确位置，从而解决了数字存储示波器高速触发信号无法输入FPGA、并行ADC采集数据中无法准确定位触发信号等问题，实现高速并行采样数字存储示波器的触发同步。
-
公开(公告)号：CN109581016B
公开(公告)日：2020-10-16
申请号：CN201811321479.3
申请日：2018-11-07
Applicant: 电子科技大学
IPC: G01R13/02
Abstract: 本发明公开了一种随机时间等效采样系统，将单次采集得到的采样数据进行串并转换后进行缓存，测量得到触发信号与紧随其后的第一个随路时钟之间的时间间隔，所得到的脉冲信号经展宽后由脉冲测量模块测量得到测量值，根据该测量值计算得到本次采样数据的起始存储单元序号，然后波形重构RAM读取缓存数据，所读取数据先经并串转换，然后根据起始存储单元序号和等效采样倍数计算各个采样点对应的存储单元序号，对本次采样数据进行存储；当采样数据的批次达到等效采样次数时，将波形重构RAM存储的数据作为等效采样数据进行输出。相比于软件实现方式，本发明数据重排效率高、波形恢复速度快，从而提高示波器等效采样模式下的波形刷新率。
-
公开(公告)号：CN107271890B
公开(公告)日：2019-07-12
申请号：CN201710446127.X
申请日：2017-06-14
Applicant: 电子科技大学
IPC: G01R31/317
Abstract: 本发明公开了一种序列脉冲部分下降沿加抖的装置，将输入序列脉冲通过同步后的门控信号截取，得到需要在下降沿加载抖动的部分和门控信号之外的无需加载抖动的部分，对于需要加载抖动的部分序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到上升沿，上升沿信号作为触发器时钟和下降沿信号作为复位信号使得序列脉冲在上升沿来时拉高，下降沿来时拉低，实现对该部分序列脉冲信号的下降沿加抖后的波形合成，得到完整的部分下降沿加抖的序列脉冲信号。
-
公开(公告)号：CN106253881B
公开(公告)日：2018-12-18
申请号：CN201610792852.8
申请日：2016-08-31
Applicant: 电子科技大学
IPC: H03K5/12
Abstract: 本发明公开了一种幅度可控的脉冲快速下降沿整形装置，包括直流偏置阶跃电路、肖特基二极管组成的3级隔离电路和幅度控制电路；当脉冲信号通过脉冲快速下降沿整形装置后，阶跃恢复二极管由正向导通状态进入电荷驱散状态，当电荷驱散完成后阶跃恢复二极管阻抗迅速增大进入反向截止状态，状态的阶跃式瞬变通过肖特基二极管传递给后级电路，使得负载得到电平由0阶跃性下降到输出低电平，同时利用可控恒流源Ic对阶跃的幅度进行控制，进而得到利用阶跃恢复二极管的阶跃特性整形输出具有幅度可控的快速下降沿脉冲信号。
-
-
Patent Agency Ranking
公开(公告)号：CN102916682A
公开(公告)日：2013-02-06
申请号：CN201210427557.4
申请日：2012-10-31
Applicant: 电子科技大学
IPC: H03K3/017
Abstract: 本发明公开了一种脉宽可调的NRZ/R1码转换装置，包括触发同步电路、反相归一码转换电路以及脉宽控制与归一码输出电路，在触发同步电路中不归零码数据信号同步到系统时钟，然后送入反相归一码转换电路中进行反相，再同反相的系统时钟进行与运算得到反相归一码数据信号，最后将反相归一码数据信号送入脉宽控制与归一码输出电路中进行脉宽调整，得到脉宽可调的归一码数据信号。本发明脉宽可调的NRZ/R1码转换装置通过三个简单的电路实现了非归零码数据信号到归一码数据信号的转换以及脉宽的调整，电路简单。
-
公开(公告)号：CN101183912A
公开(公告)日：2008-05-21
申请号：CN200710050213.5
申请日：2007-10-11
Applicant: 电子科技大学
IPC: H04J3/16
Abstract: 本发明提供了一种多路信号复用装置，包括多通道有源探头、多通道信号调理电路以及信号选择电路；多通道有源探头将被测的多路信号经信号传输电缆分别送入到多通道信号调理电路中，调理后的多路信号分为两组，一组输出到数字信号采集通道，一组输出到信号选择电路；信号选择电路对输入的多路信号进行选择，将其中的一路或几路信号送入模拟信号采集通道中。本发明使得在测试中不需移动探头连接位置即可方便地同步观察多个数字信号的逻辑时序和波形，信号观察的同步性可以得到更好保证，提高了测试速度。
-
公开(公告)号：CN101141122A
公开(公告)日：2008-03-12
申请号：CN200710050214.X
申请日：2007-10-11
Applicant: 电子科技大学
Abstract: 本发明提供了一种脉冲快速沿转换装置，包括正反向阶跃恢复二极管并联构成的脉冲快速沿整形电路，并联的正反向阶跃恢复二极管一端为快速沿脉冲信号输出端，并通过一电阻接待整形的脉冲信号；另一端接到脉冲直流偏置电源端。当阶跃恢复二极管由正向导通进入反向截止时，由于少子效应，阶跃恢复二极管内会有很大的反向电流，当反向电流把二极管内的少子驱散干净时，时间为tq，二极管内的电流迅速趋向反向饱和电流，时间为tt，这样负载上的电压在tq期间不变，在tt时间以内迅速下降或者上升。利用阶跃恢复二极管的阶跃恢复特性，可以大大加速脉冲的上升/下降时间，其时间等于阶跃恢复二极管的反向恢复时间，从而实现对脉冲快速沿整形的目的。
-
公开(公告)号：CN115499005B
公开(公告)日：2025-04-25
申请号：CN202211209239.0
申请日：2022-09-30
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于改进遗传算法的相位补偿方法，属于波形发生器技术领域。本发明是以级联二阶节结构的全通滤波器作为相位补偿滤波器，通过求解相位补偿滤波器的参数，使其相位函数逼近波形合成系统所需的相位响应，从而实现对FI‑DAC中子带通道间的相位偏差补偿。在求解相位补偿滤波器的参数过程中，引入了祖先染色体概念对传统遗传算法进行了改进，通过群延迟分解法获得一组初始解作为遗传算法中种群的祖先染色体，并在此基础上实现种群的产生和进化，改善系统的相位响应从而提升输出信号质量。
-
公开(公告)号：CN115913440A
公开(公告)日：2023-04-04
申请号：CN202211660781.8
申请日：2022-12-23
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于窄脉冲的电力线时间同步装置，通过构建时间编码，然后处理端生成相应的控制信号控制窄脉冲信号的输出与否来产生在电力线上传输的加载有时间编码的脉冲串，最后放大、隔离后耦合到电力线上传输。同时，通过耦合、隔离、脉冲检测获得对端发送来的脉冲串。这样，通过发送时刻与接收时刻的时间计数值，可以获得秒内的时间差Δt，A端、B端的处理端根据接收到的对端时间结合自己的时间，对秒时间进行同步，然后结合时间差Δt同步秒内时间。本发明设计的一种全新的基于窄脉冲的电力线传输时间编码，并利用高稳脉冲以及双向时间对比方法进行电力线时间同步，并基于此设计了一套硬件系统，克服了电力线恶劣信道的限制，提高了电力线时间同步的精度。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.02 seconds)
