一种实现业务隔离的方法及装置

    公开(公告)号:CN105376231A

    公开(公告)日:2016-03-02

    申请号:CN201510796546.7

    申请日:2015-11-18

    CPC classification number: H04L63/02 H04L12/4641 H04L63/0272

    Abstract: 本发明公开了一种实现业务隔离的方法及装置,包括:在虚拟交换机上建立主虚拟局域网(VLAN)和辅助VLAN;根据业务属性建立端口组,各辅助VLAN根据业务属性关联相应的端口组;各辅助VLAN根据数据结构关系通过端口组和主VLAN建立关联;添加虚拟网卡的虚拟机根据业务关联到相应的辅助VLAN后,进行业务通信。本发明方法通过辅助VLAN的建立,以及通过端口组的关联后关联主VLAN,实现了业务的隔离,提高了网络的安全性。

    一种整机柜服务器管理的方法及系统

    公开(公告)号:CN105373462A

    公开(公告)日:2016-03-02

    申请号:CN201510772542.5

    申请日:2015-11-12

    CPC classification number: G06F11/3055

    Abstract: 本发明公开了一种整机柜服务器管理的方法及系统,该方法包括:节点中板按照预定轮询周期,获取预定监控对象的设定参数信息;所述节点中板将获取的所述设定参数信息发送到整机柜服务器管理中心;所述整机柜服务器管理中心对所述设定参数信息进行分析处理,得到控制监控对象的控制指令;所述整机柜服务器管理中心将所述控制指令发送到节点中板;所述节点中板根据所述控制指令,对与所述控制指令对应的监控对象进行控制;该方法利用节点中板完成对预定监控对象的统一管理。

    基于SDN控制器控制报文数据服务质量的方法及装置

    公开(公告)号:CN105162635A

    公开(公告)日:2015-12-16

    申请号:CN201510616380.6

    申请日:2015-09-24

    CPC classification number: H04L41/5019

    Abstract: 本发明公开了一种基于SDN控制器控制报文数据服务质量的方法及装置,该方法包括:为报文数据分配服务质量标识,所述服务质量标识用于指示与各所述报文数据所对应的服务质量参数;根据数据流所需经过的路径和设备能力,为所述报文数据指定标识方法进行标识;通过所述服务质量标识所对应的服务质量参数对所述报文数据进行转发。本申请所提供的基于SDN控制器控制报文数据服务质量的方法及装置,解决了传统控制业务报文质量方法中配置管理复杂、变动困难、很难协调一致的缺点,能够更加灵活地对业务报文的服务质量进行全局控制。

    一种多路服务器动态链路配置装置和方法

    公开(公告)号:CN102880583B

    公开(公告)日:2015-03-11

    申请号:CN201210272129.9

    申请日:2012-08-01

    CPC classification number: H04L41/08 H04L43/00

    Abstract: 一种多路服务器动态链路配置装置和方法,为了合理的验证多路服务器系统结构,实现各个处理器之间的互连通信,多路服务器动态链路配置装置和方法采用双步配置实现处理器互连链路从直连方式到FPGA验证芯片的动态转化。分别实现多路处理器与FPGA芯片实现的接口逻辑的链路初始化,采用控制逻辑实现FPGA芯片实现的接口逻辑内部互连,使处理期间互连通信仅通过FPGA芯片实现的测试链路。保证了多路服务器系统中处理器间的互连链路时刻存在,同时实现了处理器间物理链路的动态可用性转化,大大减少了验证平台硬件设计的复杂度,完成了基于FPGA芯片的处理器间物理链路的透明传输。

    一种系统拓扑结构
    38.
    发明公开

    公开(公告)号:CN102799559A

    公开(公告)日:2012-11-28

    申请号:CN201210264574.0

    申请日:2012-07-27

    CPC classification number: G06F15/7867

    Abstract: 一种系统拓扑结构和一种拓扑结构的建立方法,该拓扑结构应用于验证平台,其中:该拓扑结构中,现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与FPGA实现的另外一芯片组的一端口的端口逻辑互换,使得处理器与FPGA不交叉相连。该拓扑结构与交叉互连的拓扑结构相比更加优化。

    一种对齐高速串行通信通道的方法和系统

    公开(公告)号:CN102708080A

    公开(公告)日:2012-10-03

    申请号:CN201210119650.9

    申请日:2012-04-20

    CPC classification number: H04L25/14

    Abstract: 本发明提供一种对齐高速串行通信通道的方法和系统。所述方法,包括:每个通道均获取对串行数据进行串并转换后得到的并行乱序数据,并查找所述并行乱序数据的数据是否有特征字符;当某一通道检测到特征字符后,该通道通知链路状态机已查找到特征字符;链路状态机当检测到所有通道均查找到特征字符后,控制所有通道同时输出各自通道检测出的特征字符,并在输出特征字符的时钟周期后第三个时钟周期,控制所有通道同时输出各自通道中特征字符所对应的有效数据。

    一种高端容错计算机系统及实现方法

    公开(公告)号:CN102129418A

    公开(公告)日:2011-07-20

    申请号:CN201110053727.2

    申请日:2011-03-07

    CPC classification number: G06F17/5081 G06F15/17356

    Abstract: 本发明提供了一种高端容错计算机系统及实现方法,该系统包括N个单结点原型验证系统和M个交叉开关互联路由器芯片组,每个所述交叉开关互联路由器芯片组均用于实现所述N个单结点原型验证系统之间互联,各所述交叉开关互联路由器芯片组之间不做转接,M,N均为大于等于2的正整数,所述单结点原型验证系统包括:计算板,为一4路紧耦合计算板;芯片验证板,包括2个结点控制器芯片组,其中:每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片,共同承载1个结点控制器的逻辑;互联板,包括2个FPGA芯片,其中:每个FPGA芯片提供一个高速互联端口,用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。

Patent Agency Ranking