公开(公告)号：CN116032289A

公开(公告)日：2023-04-28

申请号：CN202211136284.8

申请日：2022-09-19

Applicant: 株式会社电装 ,  丰田自动车株式会社 ,  未来瞻科技株式会社

Inventor： 和田祥太郎 ,  根塚智裕

IPC: H03M3/00

Abstract: 本文公开了一种时钟信号生成电路，其用于具有斩波功能单元(CSW1、CSW2、CSW3、CSW4、CSW5)的开关电容器电路(2)，该时钟信号生成电路包括：第一同步时钟电路和第二同步时钟电路(41、42)，其分别生成第一同步时钟信号和第二同步时钟信号；边沿信号生成电路(6)，其通过将第一同步时钟信号延迟来生成一个或多个上升沿信号和下降沿信号；第一时钟生成器(7)，其生成用于驱动开关电容器电路的第一时钟信号组；以及第二时钟生成器(8)，其生成用于驱动斩波功能单元的第二时钟信号组。第一时钟信号组和第二时钟信号组的频率分别由第一同步时钟电路和第二同步时钟电路定义。第一时钟信号组和第二时钟信号组的上升沿和下降沿由边沿信号生成电路定义。

公开(公告)号：CN115499255A

公开(公告)日：2022-12-20

申请号：CN202210670167.3

申请日：2022-06-14

Applicant: 株式会社电装 ,  丰田自动车株式会社 ,  未来瞻科技株式会社

Inventor： 大塚茂树 ,  罗炯竣 ,  伊藤卓祐 ,  古田善一 ,  根塚智裕

IPC: H04L12/10 ,  H04L25/02 ,  G06F13/40

Abstract: 一种差分通信电路(3)连接至由正通信线(1p)和负通信线(1n)形成的通信线(2)，以用于差分通信。该差分通信电路(3)包括：包括电阻器元件(17)和连接开关(16)的串联电路(15)。在连接开关(16)接通时，电阻器元件(17)连接在正通信线(1p)与负通信线(1n)之间。该电路(3)还包括被配置为向该通信线(2)输出差分信号的发送单元(6)以及被配置为通过在该发送单元(6)不输出差分信号期间的周期内接通该连接开关(16)而改变该通信线(2)的阻抗的控制器(60)。

公开(公告)号：CN115230619A

公开(公告)日：2022-10-25

申请号：CN202210424510.6

申请日：2022-04-21

Applicant: 株式会社电装 ,  丰田自动车株式会社 ,  未来瞻科技株式会社

Inventor： 罗炯竣 ,  古田善一 ,  大塚茂树 ,  伊藤卓祐 ,  根塚智裕

IPC: B60R16/023 ,  B60K7/00 ,  H02P21/14 ,  H02P27/08 ,  H04L12/44

Abstract: 在一种通信系统中，控制单元(6)和驱动器单元(11)以菊花链连接；每个单元包括相应的绝缘通信电路(13和14)。控制单元在测量周期期间测量从对每个驱动器单元执行发送脉冲信号的响应时间起控制单元与每个驱动器单元之间的通信延迟时间。然后，基于每个通信延迟时间，控制单元向每个驱动器单元发送迁移时间，以使由驱动器单元输出的信号的时刻相等。当每个驱动器单元从控制单元接收到指示每个驱动器单元输出信号的指令时，每个驱动器单元在迁移时间已经过去时输出信号。

公开(公告)号：CN111181567A

公开(公告)日：2020-05-19

申请号：CN201911093061.6

申请日：2019-11-11

Applicant: 株式会社电装

Inventor： 中村邦彦 ,  根塚智裕

IPC: H03M3/02

Abstract: 本发明涉及ΔΣ调制器、ΔΣ调制型A/D转换器以及增量式ΔΣ调制型A/D转换器。ΔΣ调制器(1)包括具有采样电容器(Cs)的输入电路(2)、积分电路(3)、量化器(4)以及具有DAC电容器(Cd)的D/A转换器(6)。输入电路(2)在采样时段中将模拟输入电压(Vin)接收进采样电容器(Cs)中并在保持时段中将电荷传输至积分电路(3)。D/A转换器(6)将选择开关(Sdt，Sdm，Sdb)在采样时段中基于量化器(4)的数字输出所连接至的模拟电势接收进DAC电容器(Cd)中并且在保持时段中从积分电路(3)中减去电荷。此时，由于输入电路(2)和D/A转换器(6)被设定为使得保持时段彼此不重叠，因此抑制了由于反馈因子的降低而引起的误差。

公开(公告)号：CN110313133A

公开(公告)日：2019-10-08

申请号：CN201880011590.4

申请日：2018-02-05

Applicant: 株式会社电装

Inventor： 根塚智裕

IPC: H03M3/02 ,  H03M1/52

Abstract: 本发明涉及ΔΣ调制器、ΔΣA/D变换器及增量ΔΣA/D变换器。ΔΣ调制器具备：积分器(10、11)，具有运算放大器(OP、OP1)和积分电容(Cf、Cf1)；量化器(20)，输出对上述运算放大器的输出信号进行了量化的量化结果(Qout)；DAC(30、31)，经由第1控制开关(SD3、SD13)连接，用于减去基于上述量化结果的电荷，进行上述量化结果向上述积分器的反馈；以及控制电路(40)，基于上述量化结果输出数字输出值；还具备经由第2控制开关(SS3、SS13)连接、积蓄基于模拟信号(Vin)的电荷的采样电容(Cs、Cs1)。上述第2控制开关能够将上述采样电容与上述积分电容和上述第1输入端子的中间点的电连接接通关断，在1个采样周期中进行多次上述量化结果的反馈。

公开(公告)号：CN110034760A

公开(公告)日：2019-07-19

申请号：CN201910018599.4

申请日：2019-01-09

Applicant: 株式会社电装

Inventor： 根塚智裕

IPC: H03M1/12

Abstract: A/D转换器包括积分器，其具有运算放大器(11)、第一反馈电容器(Cf1)和第二反馈电容器(Cf2)；量化器(20)，其输出运算放大器的输出信号的量化结果；以及D/A转换器(30,31)，其具有D/A转换器电容器(Cd，Cd1，Cd2)。D/A转换器电容器具有连接到运算放大器的输入端子的第一端子以及连接到运算放大器的输出端子的第二端子。D/A转换器通过基于量化结果重复减去累积在第一和第二反馈电容器中的电荷来执行减法运算，并且通过基于量化结果顺序地重复对累积在第一和第二反馈电容器中的一个中的电荷的减法和放大来执行循环运算。