一种用于对视差估计图像进行处理的装置

    公开(公告)号:CN110033426B

    公开(公告)日:2021-07-09

    申请号:CN201810031866.7

    申请日:2018-01-12

    Abstract: 本发明实施例提供了用于对视差估计图像进行处理的装置,包括校验模块循环接收第一像素点和第二像素点;循环将最先接收的第一像素点作为目标像素点,基于第二像素点进行左右一致性校验,根据校验结果标记目标像素点;将标记后的目标像素点输出至空洞填补模块;空洞填补模块根据被标记为稳定像素点的目标像素点,对被标记为空洞像素点的目标像素点进行填补;后将目标像素点输出至融合模块;亚像素求精模块按预设的亚像素求精算法,对第一像素点进行亚像素求精处理,并作为目标像素点输出至融合模块;融合模块融合从空洞填补模块接收的目标像素点,与从亚像素求精模块接收的目标像素点。以提高对视差估计值图像中像素点的处理效率。

    计算编码失真度和编码模式控制的方法及其系统

    公开(公告)号:CN106034235B

    公开(公告)日:2020-01-03

    申请号:CN201510106937.1

    申请日:2015-03-11

    Abstract: 本发明涉及视频编码处理领域,公开了一种计算编码失真度和编码模式控制的方法及系统。本发明中,该方法包括以下步骤:获取编码宏块在当前编码模式下的预测像素值,并根据预测像素值与编码宏块像素值计算预测残差值;获取预测残差值经过当前编码模式下编码过程中的量化和反量化处理后的带有量化损失的预测残差值;将预测残差值和带有量化损失的预测残差值的差分平方和作为当前编码模式下的编码失真度。本发明中,以编码宏块的预测残差值和带有量化损失的预测残差值的差分平方和作为编码失真度,避免了预测模块,预测残差计算模块,重建模块在计算通路中的延时,解决了传统SSD编码模式控制策略计算失真度时存在严重数据通路延时的问题。

    一种数据传输方法和设备以及接收机

    公开(公告)号:CN109831274A

    公开(公告)日:2019-05-31

    申请号:CN201711180688.6

    申请日:2017-11-23

    Abstract: 本发明实施例提供了一种数据传输方法和设备以及接收机,方法包括:接收到高速数据后,从该高速数据中恢复出时钟信号,对该时钟信号进行去抖动处理,得到参考时钟,利用该参考时钟传输该高速数据;由此可见,应用本方案,第一方面,不需要设置DDR芯片,不需要等待DDR芯片写满后才能读取数据、传输数据,而是利用参考时钟直接传输高速数据,减少了数据传输延时;第二方面,该参考时钟是经过去抖动处理的时钟,能够满足高速数据对时钟的稳定性要求。

    可插拔业务板
    34.
    发明公开

    公开(公告)号:CN108243358A

    公开(公告)日:2018-07-03

    申请号:CN201611226850.9

    申请日:2016-12-27

    Abstract: 本发明公开了一种可插拔业务板,包括板体和设置在板体上的业务处理单元、主电源、微控制单元和微控制单元电源,其中,主电源与业务处理单元相连并被配置为给业务处理单元供电,微控制单元电源与微控制单元相连并被配置为给微控制单元供电;当可插拔业务板与背板相连时,微控制单元与背板上的主控单元信号相连,且微控制单元电源在主电源断电时保持通电。通过本发明,背板上的主控单元能始终监测到可插拔业务板的状态,可有效区分背板槽位上的业务板异常和没有业务板的情况,便于更好地对可插拔业务板进行开关机或其他控制。

    进行视音频多屏显示的多屏控制方法及装置

    公开(公告)号:CN104581036A

    公开(公告)日:2015-04-29

    申请号:CN201310522621.1

    申请日:2013-10-29

    Abstract: 本发明公开了进行视音频多屏显示的多屏控制方法及装置,其中,该装置包括主控子板、交换和控制模块、解码子板和视音频输出显示子板;主控子板接收来自通讯客户端的外部显示指令,发送给交换和控制模块;交换和控制模块,接收来自主控子板的外部显示指令,将指令中的外部数据源标识发送给解码子板;接收解码子板反馈的视音频数据,按照显示参数发送给视音频输出显示子板;解码子板,通过IP网络接收来自其他多屏控制装置的视音频编码数据,接收来自交换和控制模块的外部数据源标识,对接收的与外部数据源标识对应的视音频编码数据进行解码,将解码后的视音频数据发送给交换和控制模块。本发明方案能够实现两个以上多屏控制装置之间的视音频数据共享。

    多核处理芯片对视频处理任务的处理方法及其系统

    公开(公告)号:CN102609306B

    公开(公告)日:2014-06-18

    申请号:CN201210034047.0

    申请日:2012-02-15

    Abstract: 本发明涉及视频处理领域,公开了一种多核处理芯片对视频处理任务的处理方法及其系统。该方法及其系统提高了高负荷下HDVICP的使用率,并能够支持针对任务队列的优先级配置。本发明中,方法包括以下步骤:第一处理内核根据任务类别建立任务队列,供各其他处理内核加入待处理任务;第一处理内核为每一个可编程模块分别建立服务线程,并为每个服务线程注册多个执行要素,每个执行要素包括一个任务队列;各服务线程在空闲时按预先设定的优先级查询各任务队列,将查到第一个非空任务队列中的第一个任务交给对应的可编程模块处理。

    对光端机进行升级的方法及该设备

    公开(公告)号:CN103631611A

    公开(公告)日:2014-03-12

    申请号:CN201210302357.6

    申请日:2012-08-23

    Inventor: 文雯 徐宁 钱学锋

    Abstract: 本发明公开了对光端机进行升级的方法及该设备,其中,该方法包括:光电转换单元接收远程端发送的升级程序光信号,转换为电信号的升级程序,传送给现场可编程逻辑器件FPGA;FPGA接收来自光电转换单元的升级程序,通过与闪存之间的接口将升级程序写入闪存;光电转换单元接收远程端发送的推送完成指令光信号,转换为电信号的推送完成指令,传送给FPGA;FPGA接收来自光电转换单元的推送完成指令,读取闪存中的引导头文件,从引导头文件中获取升级程序地址;FPGA由获取的升级程序地址从闪存中读取升级程序,进行升级程序的加载。本发明方案能够使没有处理器的光端机实现升级。

    多处理器视频处理系统及其中的视频图像同步传输与显示方法

    公开(公告)号:CN102497527A

    公开(公告)日:2012-06-13

    申请号:CN201110422767.X

    申请日:2011-12-16

    Abstract: 本发明涉及视频处理领域,公开了一种多处理器视频处理系统及其中的视频图像同步传输与显示方法。通过PCIE总线技术,实现视频图像在多CPU系统中同步传输和拼接显示。本发明中,该多处理器系统包括以PCIE总线连接的有显示单元和解码单元多个处理器,显示单元中内存区域包括两个缓冲区、分别包含读、写标识的读、信息包;包括以下步骤:解码单元生成一帧非压缩图像,对相应各显示单元分别执行如下步骤:若显示单元对应的读写标识相等,则调用PCIE总线或通过本地传输将图像发送到写标识所指空闲缓冲区并将写标识取反;各显示单元根据显示刷新频率查询对应读写标识,若读写标识不等,则将读标识所指缓冲区作为下次显示的数据的存储区,并置读标识为写标识值。

Patent Agency Ranking