-
公开(公告)号：CN107491136B
公开(公告)日：2019-10-15
申请号：CN201710546176.0
申请日：2017-07-06
Applicant: 复旦大学
IPC: G05F1/625
Abstract: 本发明属于集成电路的数字校准技术领域，具体为一种用于数字校准的差值型电容调节器。本发明提供的电容调节器，包括一对电容阵列，一对输入校准码和一对输出端；它通过输入校准码同时调节处于不同电容阵列中的大电容子阵列和小电容子阵列，使一对输出端上电容的差值等于大、小电容单元差值的整数倍；大、小电容单元的差值小于在指定工艺下可以制造的电容最小值，从而缓解了校准的调节粒度受限于制造工艺的问题。本发明有效地提高了数字校准的精度。
-
公开(公告)号：CN110324027A
公开(公告)日：2019-10-11
申请号：CN201910569946.2
申请日：2019-06-27
Applicant: 复旦大学
IPC: H03K5/24
Abstract: 本发明属于半导体和集成电路技术领域，具体为一种具有电平位移功能的比较器。本发明的比较器包括级联的一个比较模块和一个锁存模块。比较模块由两个交叉耦合的比较单元组成，每个比较单元包括一个上拉电路，一个下拉电路和一个反相器电路。根据输入信号共模电平的不同，选择不同的上拉电路和下拉电路，实现应用于低输入共模电压的比较器和应用于高输入共模电压的比较器，并可以将以上两种不同的比较器的比较模块并联实现应用于宽输入共模电压的比较器。本发明比较器可同时实现电平移位和电压比较，提高速度和性能；还可完全采用标准单元，而与自动化设计流程兼容。
-
公开(公告)号：CN104506183A
公开(公告)日：2015-04-08
申请号：CN201410741741.5
申请日：2014-12-09
Applicant: 复旦大学
IPC: H03K19/0185
Abstract: 本发明属于集成电路技术领域，具体为一种单电压亚阈值电平转换器。其结构包括两个串联的电平转换反相器。第一个反相器的输入与电路的输入相连，它的下拉网络由一个NMOS管组成，上拉网络由三个PMOS管构成，这三个PMOS管构成了一个带二极管的内部反馈环；第二个反相器的输入与电路的输出相连，它的下拉网络也由一个NMOS管组成，上拉网络由两个堆叠的PMOS构成。当电路输入一个低电压信号时，输出会产生一个全摆幅的高压输出信号。本发明结构简单，能够有效的实现一个信号从亚阈值电压到高电压的电平转换。并且整个电路只需要一个高电压电源，使得它的物理版图可以任意布局和摆放，具有很强的灵活性。
-
公开(公告)号：CN104079298A
公开(公告)日：2014-10-01
申请号：CN201410290187.3
申请日：2014-06-24
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于模数转换器技术领域，具体为一种自校准桥接电容结构的逐次逼近型模数转换器。其包括：采样保持电路、比较器、逻辑控制电路、数模转换器、校准电路；其中：电容型数模转换器采用冗余电容桥接结构，在桥接电容结构中加入冗余电容和辅助电容；同时校准算法内置在校准控制单元和校准处理单元中，在校准检测阶段时利用冗余电容桥接结构检测出桥接电容结构中由于制造工艺的失配和寄生带来的非线性特性；在正常模数转换过程中，校准处理单元根据检测的非线性信息将对模数转换器数字输出进行后处理，输出校准后的数字信号。
-
公开(公告)号：CN117854558A
公开(公告)日：2024-04-09
申请号：CN202410058745.7
申请日：2024-01-15
Applicant: 复旦大学
IPC: G11C11/417 , G11C11/419
Abstract: 本发明属于集成电路设计技术领域，具体为低功耗抗单粒子翻转的SRAM存储单元。本发明SRAM存储单元电路结构包含低电压摆幅的下拉网络、耦合上拉网络和半摆幅电压控制；具体分为双耦合存储单元和4耦合存储单元两种类型；本发明以半VDD电压控制下拉堆叠网络，降低中间节点的保持电压，从而降低电路的漏电流功耗；字线电位半VDD摆幅的控制策略可以降低单元的写功耗，设计额外读电路，分离读写字线，提高电路的读稳定性。下拉堆叠网络的中间节点可以免疫特殊翻转，降低下拉网络的上堆叠管的栅电压可以使堆叠网络分压能力大幅抬高，从而提高敏感节点的临界电荷，使单元更加稳定。
-
Patent Agency Ranking
公开(公告)号：CN108880532A
公开(公告)日：2018-11-23
申请号：CN201810658322.3
申请日：2018-06-25
Applicant: 复旦大学
Abstract: 本发明属于集成电路的分频器技术领域，具体为一种基于特征状态反馈的整数和半整数分频器。本发明的分频器包括时钟相位反转器、N位二进制计数器、输出时钟选择器和反馈控制器；反馈控制器包括电平型特征状态译码器、触发型特征状态译码器、电平型反转器和触发型反转器。本发明通过由分频系数确定的特征状态进行反馈，对输入时钟进行相位处理，使二进制计数器在待分频时钟指定的边沿触发，并选择与分频系数对应的计数位输出作为分频时钟。本发明仅需对二进制计数器的接口信号进行处理而无需改变其内部结构，具有设计简单和通用性强的优点，它不仅能够实现完备的整数和半整数分频，而且还能够以0.5个输入时钟周期为精度调节分频时钟的占空比。
-
公开(公告)号：CN107301033A
公开(公告)日：2017-10-27
申请号：CN201710444751.6
申请日：2017-06-13
Applicant: 复旦大学
IPC: G06F7/58
CPC classification number: G06F7/588
Abstract: 本发明属于信息安全和真随机数发生器技术领域，具体为一种真随机数发生器最大熵速率的测试方法。本发明公开的真随机数发生器最大熵速率的测试方法，包括：参数选取、数据采集、分块计算和分析拟合四个步骤。本发明利用随机数据流分块后计算得到的平均熵速率随着数据块长度的减小和数据率的提高而发生饱和的特性，对饱和熵速率与数据块长度关系曲线进行线性拟合，拟合直线当数据块长度为1时对应的函数值即为最大熵速率。本发明能够有效解决真随机数发生器的测试中最大熵速率无法唯一确定的问题。
-
公开(公告)号：CN102737710A
公开(公告)日：2012-10-17
申请号：CN201210008426.2
申请日：2012-01-12
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储单元技术领域，具体为一种基于自定时的灵敏放大时序控制信号产生电路。该电路由两列可配置的存储单元伪阵列、一个两输入或非逻辑以及延时单元构成。伪存储器阵列的位线预充到高电平，工作时，伪阵列的字线WL信号由低电平翻转为高电平时，两列存储单元伪阵列的位线BL开始放电，位线电压降低，并导致或非门翻转，完成时序控制功能。本发明可以有效地减少存储器在制造过程中因工艺偏差造成的功能失效问题，提高存储器的成品率，提升存储器的读取速度。
-
公开(公告)号：CN102331809A
公开(公告)日：2012-01-25
申请号：CN201110196909.5
申请日：2011-07-14
Applicant: 复旦大学
IPC: G05F3/26
Abstract: 本发明属于半导体和集成电路技术领域，具体为一种具有栅极漏电补偿的电流镜电路。该电流镜电路由参考电流输入级和镜像电流输出级以及一个运算放大器构成。运算放大器具有正负两个输入端和一个输出端。从参考电流输入级输入参考电流，而运算放大器的正输入端连接在参考电流输入级的输入端。运算放大器的输出端和负输入端连接，构成单位增益放大器，即闭环增益为一。运算放大器的输出端也连接参考电流输入级和镜像电流输出级的公共节点，即MOS管栅极。本发明中运算放大器的输出电流可以补偿MOS管栅极的漏电，使得参考电流输入级和镜像电流输出级之间保持正确的电流镜像比例，并使得从电源到地之间叠加使用的MOS管数量更多。
-
公开(公告)号：CN118508938A
公开(公告)日：2024-08-16
申请号：CN202410615044.9
申请日：2024-05-17
Applicant: 复旦大学
IPC: H03K5/24 , H03K19/003
Abstract: 本发明属于集成电路设计技术领域，具体为一种可工作在77K的抗单粒子效应StrongARM比较器。本发明比较器包括：4节点放大锁存结构，4电压输入预放大网络，预充电网络，两个输出比较结果反相器；放大锁存结构采用两个互相连接的交叉耦合结构；锁存结构的下拉管的源端接预放大管的漏端；4个预放大管的源端都连接到放电晶体管，漏端都连接到预放大使能管的漏端；4个预放大管的漏端与4个锁存节点分别接预充电晶体管；2个反相器的输入分别连接主交叉耦合部分的锁存点；两个需要比较的电压分别通过两个预放大管输入，通过预放大和内部正反馈作用，实现输入电压的比较。本发明以较小的面积和功耗开销保证比较器有较高的抵抗单粒子效应能力。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.019 seconds)
