-
公开(公告)号：CN117203623A
公开(公告)日：2023-12-08
申请号：CN202180096944.1
申请日：2021-04-14
Applicant: 华为技术有限公司
IPC: G06F12/02
Abstract: 本申请公开了一种存储控制装置和在存储控制装置中执行的方法，该装置可以配置成：在第一处理单元请求将第一数据写入第一物理地址对应的存储区域时，根据第一处理单元的标识或第一物理地址，确定压缩算法；根据压缩算法对第一数据进行压缩，得到压缩的第一数据；将压缩的第一数据写入存储器中第一物理地址对应的存储区域。该装置还可以配置成：在第一处理单元请求存储器中第一物理地址对应的存储区域中的压缩数据时，确定所述压缩数据之前被压缩时采用的压缩算法；读取所述压缩数据；根据所述压缩算法对所述压缩数据进行解压缩，得到解压缩的数据；将解压缩的数据发送至第一处理单元。本申请可以提升内存带宽，提高存取数据的效率。
-
-
公开(公告)号：CN112383490B
公开(公告)日：2022-09-02
申请号：CN202011318972.7
申请日：2016-03-18
Applicant: 华为技术有限公司
IPC: H04L47/52
Abstract: 本发明实施例提供了一种芯片和传输调度方法，涉及芯片领域，芯片由至少两个芯片裸片DIE合封而成；至少两个DIE构成至少一个DIE组，DIE组中包括第一DIE和第二DIE，第一DIE中设置有第一处理单元和n组端口，第二DIE中设置有第二处理单元和m组端口数；第一处理单元，用于监测由第一DIE输出数据至第二DIE的处理队列的队列深度，在队列深度达到第一预设阈值时通过与第二处理单元握手将n组端口中的至少一组第一类型端口由输入切换为输出，并将m组端口中与每组第一类型端口匹配连接的第二类型端口由输出切换为输入。解决了现有技术中DIE间的物理层接口互联资源可能不能充分利用，存在资源浪费的问题。
-
公开(公告)号：CN114616552A
公开(公告)日：2022-06-10
申请号：CN201980101851.6
申请日：2019-11-29
Applicant: 华为技术有限公司
IPC: G06F12/08
Abstract: 本申请实施例公开了缓存存储器和分配写操作的方法，涉及存储技术领域，能够减小对SW采用静态的策略控制写分配或写不分配造成的缓存性能下降的影响。该缓存存储器包括：探测器，用于从接收的写操作中探测到目标写操作流，目标写操作流中所包含的多个写操作的地址具有规律性，目标写操作流是指对全修改缓存行进行的写操作；寄存器，用于存储至少一个历史写操作流的信息，至少一个历史写操作流用于指示目标写操作流之前的写操作流；仲裁器，用于根据历史写操作流的信息确定是否为目标写操作流分配缓存行。本申请实施例用于确定是否为写操作流分配缓存行。
-
公开(公告)号：CN114556314A
公开(公告)日：2022-05-27
申请号：CN201980101341.9
申请日：2019-10-31
Applicant: 华为技术有限公司
IPC: G06F12/14
Abstract: 一种处理非缓存写数据请求的方法、缓存器和节点，当缓存器在接收到第一处理器发送的第一非缓存写数据请求之后，将本地存储的第一数据缓冲区编号发送给第一处理器；缓存器从第一处理器接收第一数据；缓存器将第一非缓存写数据请求附加于第一数据中；缓存器向节点发送附加有第一非缓存写数据请求的第一数据，附加有第一非缓存写数据请求的第一数据用于指示节点根据第一缓冲区编号将第一数据写入节点中。该缓存器可以直接将附加有第一非缓存写数据请求的第一数据发送给节点，可以减少握手次数，减少数据写入过程占用的时间。
-
Patent Agency Ranking
公开(公告)号：CN112513824A
公开(公告)日：2021-03-16
申请号：CN201880096144.8
申请日：2018-07-31
Applicant: 华为技术有限公司
IPC: G06F12/08
Abstract: 一种内存交织方法及装置，涉及计算机领域，解决了采用两个交织窗口和交织算法对访问进行交织时出现不同的地址空间的访存性能的差异的问题。具体方案为：根据N个配置信息将访问容量划分为P份部分访问容量，P份部分访问容量的大小相同，N个配置信息为N个内存通道的配置信息，一个配置信息对应一个内存通道，配置信息用于指示内存通道映射的容量份数，N个内存通道中至少一个内存通道映射两份容量，N表示内存通道的总数，N为大于或等于2的整数；根据配置映射表将P份部分访问容量映射到N个内存通道，配置映射表用于指示容量与内存通道的映射关系。本方法及装置用于内存交织的过程中。
-
公开(公告)号：CN109525237B
公开(公告)日：2020-10-09
申请号：CN201710837865.7
申请日：2017-09-18
Applicant: 华为技术有限公司
IPC: H03K19/0175 , H01L23/538
Abstract: 本申请提供一种输出接口单元以及具有该接口单元的接口模块和芯片。该输出接口单元包括第一D触发器，第二D触发器，分路器，第一多路选择器和第二多路选择器。本申请还提供一种相应的输入接口单元以及具有该接口单元的接口模块和芯片。该输入接口单元包括第三D触发器、第四D触发器、第五D触发器和第三多路选择器。上述输出接口单元和输入接口单元通过控制选路信号的信号值来控制分路器和多路选择器的输出状态和输入，从而实现同一个输出接口单元或者输入接口单元能够采用两种封装方式，即实现同一个输出接口单元或者输入接口单元对TSV和MCM两种封装方式的兼容。
-
公开(公告)号：CN108632172B
公开(公告)日：2020-08-25
申请号：CN201710179768.3
申请日：2017-03-23
Applicant: 华为技术有限公司
IPC: H04L12/911 , H04L12/801 , H04L12/863 , H04L12/26
Abstract: 本公开提供了一种片上网络及对冲挂死解除方法，属于通信技术领域。片上网络中，第一环状网络上的第一节点与第二环状网络上的第二节点通过桥接器对接；第一节点包括第一检测模块和第一解除模块；当第一检测模块检测到第一节点处于第一状态时，将第一对冲挂死信号置为第一电平，触发第一解除模块跳转到开始阻塞模式；第一解除模块将第一出口阻塞信号和第一入口阻塞信号置为第一电平，向第一环状网络上的其他节点广播第一电平的第一入口阻塞信号；当广播的时长达到预设时长时，跳转到挂死解除模式，将第一出口阻塞信号置为第二电平。本公开能及时检测到对冲挂死的状态并进行对冲挂死解除操作，且逻辑复杂度很低，消耗资源很少，易于实现。
-
公开(公告)号：CN109525237A
公开(公告)日：2019-03-26
申请号：CN201710837865.7
申请日：2017-09-18
Applicant: 华为技术有限公司
IPC: H03K19/0175 , H01L23/538
Abstract: 本申请提供一种输出接口单元以及具有该接口单元的接口模块和芯片。该输出接口单元包括第一D触发器，第二D触发器，分路器，第一多路选择器和第二多路选择器。本申请还提供一种相应的输入接口单元以及具有该接口单元的接口模块和芯片。该输入接口单元包括第三D触发器、第四D触发器、第五D触发器和第三多路选择器。上述输出接口单元和输入接口单元通过控制选路信号的信号值来控制分路器和多路选择器的输出状态和输入，从而实现同一个输出接口单元或者输入接口单元能够采用两种封装方式，即实现同一个输出接口单元或者输入接口单元对TSV和MCM两种封装方式的兼容。
-
公开(公告)号：CN107220204A
公开(公告)日：2017-09-29
申请号：CN201610160841.8
申请日：2016-03-21
Applicant: 华为技术有限公司
Inventor： 信恒超
IPC: G06F13/40
Abstract: 本发明实施例公开了一种数据读取电路，应用于第二时钟域，第一时钟域向第二时钟域发送数据的同时发送随路时钟信号，其特征在于，数据读取电路包括相位差确定模块、时延检测模块以及读取控制模块，相位差确定模块接入随路时钟信号和第二时钟域的时钟信号，其中：相位差确定模块用于确定随路时钟信号和第二时钟域的时钟信号之间的相位差；时延检测模块用于检测数据从缓存器传输到触发器的时延值；读取控制模块用于根据相位差和时延值，确定触发器能够读取到缓存器输出的数据的第二时钟域的时钟信号的触发边沿。采用本发明，可以确定随路时钟信号与本域的时钟信号的相位差，进而实现数据读取。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.031 seconds)
