-
公开(公告)号：CN102054109A
公开(公告)日：2011-05-11
申请号：CN201010622446.X
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为描述集成电路算法的数据控制流图，再转换为相应的算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路逻辑描述的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流生成方法及装置通过对计算机语言程序分析得到其相应的数据相关性、数据可并行性和相应控制信息等，从而生成相应的数据控制流图，帮助硬件工程师进行硬件设计。
-
公开(公告)号：CN102043886A
公开(公告)日：2011-05-04
申请号：CN201010619849.9
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流图时序约束方法及装置通过对数据控制流进行时序约束，使得根据该约束方法得到的电路具有规整性，并且该方法适用于数字电路的时序设计和验证，可以更大程度上帮助硬件工程师进行硬件设计。
-
公开(公告)号：CN102054107B
公开(公告)日：2013-11-06
申请号：CN201010619832.3
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对该数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的算子时空图生成方法及装置通过根据数据控制流中数据流的数据相关性将其展开，并调用算子将数据控制流图转换为算子时空图，根据本方法得到的电路，不仅版图规整性加强，并且能够实现低功耗的优化设计。
-
公开(公告)号：CN102055981B
公开(公告)日：2013-07-03
申请号：CN201010620016.4
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种用于视频编码器的去块滤波器及其实现方法，所述方法包括以下步骤：将高级程序语言算法描述的视频编码器的去块滤波器的各个滤波函数映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成去块滤波器的硬件集成电路。应用本本发明，使得系统工程师可以根据足以支撑描述高级语言算法的完备算子单元库，实现将用高级语言描述的去块滤波算法到下层硬件电路的快速映射，完成去块滤波器集成电路的快速设计。并且，该种去块滤波器还可以与视频编码器内的其他专用集成电路ASIC部分进行并行流水操作，加快了视频编码器的ASIC的设计速度。该种去块滤波器可以适用于不同的视频编码器结构，具有很好的通用性。
-
公开(公告)号：CN102075762B
公开(公告)日：2012-12-05
申请号：CN201010619869.6
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: H04N7/36
Abstract: 本发明公开了一种用于视频编码器的帧间预测器的实现方法，包括：将高级程序语言算法描述的视频编码器的帧间预测器的各个功能块映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成帧间预测器硬件集成电路。通过上述可以加快帧间预测器的集成电路实现速度。本发明还公开了一种依据上述方法得到的帧间预测器。
-
Patent Agency Ranking
公开(公告)号：CN102054108B
公开(公告)日：2012-08-08
申请号：CN201010620046.5
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射的方法及装置，所述方法包括：程序分析步骤，读取分析程序，匹配出被映射的执行对象和参数对象；数据控制流图生成步骤，将执行对象和参数对象映射成数据控制流图中的相应节点；算子时空图生成步骤，从算子单元库中取出对应的算子单元将数据控制流图展开成算子时空图；时序约束步骤，根据总时序约束对算子时空图的每个层级进行时序约束；时空图压缩步骤，根据时间标注对时空图进行空间上的聚类压缩。本发明还公开了一种时空图的压缩方法及装置，所述方法包括：通过引入控制算子的方式将运算属性相同和/或存储属性相同听算子在空间上进行合并压缩。通过上述方法和装置，提高了集成电路的设计速度。
-
公开(公告)号：CN102183902A
公开(公告)日：2011-09-14
申请号：CN201110087949.6
申请日：2011-04-08
Applicant: 北京大学深圳研究生院
IPC: G05B19/04
Abstract: 本发明公开了一种自适应门控电源控制器，包括用于检测受控电路的输入输出信号的活性状态，并确定出当前电路信号权重值的输入输出检测电路，和与输入输出检测电路相连的用于根据当前电路信号权重值，计算受控电路的当前状态值，从而判断受控电路的工作状态，当判断为受控电路处于休眠状态时，则输出相应的关闭控制信号给电源门控开关和受控电路的电路状态计算单元。本发明通过对当前输入输出信号的活性状态检测，进而判断的电路工作状态，当处于休眠状态时，则生成控制信号控制电源门控开关，从而实时地自适应控制电路的门控电源，进而减小受控电路在休眠状态下由栅极漏电流和亚阈值漏电流引起的静态泄露功耗。
-
-
公开(公告)号：CN102075765A
公开(公告)日：2011-05-25
申请号：CN201010619799.4
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: H04N7/46
Abstract: 本发明公开了一种色度插值器，包括依次相连的第一级部件、第二级部件和第三级部件，及用于控制所述第一级部件、第二级部件和第三级部件的控制部件；所述第一级部件包括用于实现加法操作操作的第一级运算单元，所述第二级部件包括用于实现加法操作的第二级运算单元，所述第三级部件包括用于实现移位和取整操作的移位取整单元；所述第一级部件、第二级部件、第三级部件和控制部件均由算子实现。本发明还公开了一种基于算子设计的色度插值器的实现方法，可以加快上述色度插值器的集成电路实现。
-
公开(公告)号：CN101739382A
公开(公告)日：2010-06-16
申请号：CN200910001681.2
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种基于可重构部件的集成电路，包括至少一个可重构控制部件和至少一个可重构处理部件，所述可重构处理部件与所述可重构控制部件互连，所述可重构控制部件向可重构处理部件发出配置信息，所述可重构处理部件根据该配置信息执行处理任务。本发明还公开了一种基于可重构部件集成电路的设计方法。本发明通过包含可重构控制部件和可重构处理部件，能进行较大粒度的数据流处理，从而实现诸如数字媒体和通信基带的处理算法功能；其可重构控制部件和可重构处理部件的可连接性易于连接构成DSP等更大的处理部件。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.026 seconds)
