指令处理方法及装置
    31.
    发明授权

    公开(公告)号:CN104238998B

    公开(公告)日:2018-01-19

    申请号:CN201310243040.4

    申请日:2013-06-18

    Abstract: 本发明实施例提供一种指令处理方法及装置。该方法包括:在发射第一指令之前,预判第一指令是否会正常运行,若预判第一指令不会正常运行,则切换至其他线程继续发射指令,若预判第一指令会正常运行,则依照原有发射策略发射本线程之后的指令。本发明实施例提供的指令处理方法及装置,可避免指令出现高速缓存缺失,从而可以有效减少高速缓存缺失后本线程指令被Flush的情况,进而提高多硬件线程顺序执行处理器的整体效率和性能。

    一种内存管理方法及内存管理设备

    公开(公告)号:CN104346284B

    公开(公告)日:2017-10-24

    申请号:CN201310335408.X

    申请日:2013-08-02

    Abstract: 本发明实施例公开了一种内存管理方法及内存管理设备,其中,一种内存管理方法,包括:在虚拟机运行期间获取虚拟机的页面访问统计信息;根据页面访问统计信息,按照页面访问次数由大到小的顺序,确定第一目标页;若虚拟机满足重映射条件,则:将第一目标页的页面数据从PRAM迁移到所述虚拟机的DRAM存储空间;将第一目标页的逻辑地址映射到存储第一目标页的页面数据的DRAM存储空间;其中,所述重映射条件包括:虚拟机的准许重映射标识为有效值;其中,在同一物理计算机上,同一时刻只能有一台虚拟机的准许重映射标识被设为有效值。本发明提供的技术方案能够实现在虚拟化环境中使用DRAM和PRAM混合的存储结构提高系统存储性能。

    一种数据预取的方法和系统

    公开(公告)号:CN103902469B

    公开(公告)日:2017-03-15

    申请号:CN201210571705.X

    申请日:2012-12-25

    Abstract: 本发明公开了一种数据预取的方法和系统。本发明实施例采用预先对本地终端和与本地终端相连的远端终端设置不同的预取深度值,当预取系统接收到处理器发送的访存地址时,对该访存地址所属的终端进行区分判断,从而得到相应的预取深度值。本发明可在不增设额外预取系统情况下提高高速缓存命中率,降低访问远端内存的时延,降低了成本。同时提供软件编程接口,可在运行时动态修改各终端对应的预取深度值。

    一种缓存刷新方法和装置
    34.
    发明公开

    公开(公告)号:CN104346295A

    公开(公告)日:2015-02-11

    申请号:CN201310348127.8

    申请日:2013-08-09

    Abstract: 本发明的实施例提供一种缓存刷新方法和装置,涉及计算机领域,能够实现通过一条指令一次刷新多行缓存,从而降低了缓存的访问次数,解决了缓存刷新速度慢、功耗高的问题。其方法为:根据刷新指令确定待刷新的缓存组的索引;所述刷新指令包括基地址寄存器操作数和位掩码,所述缓存组中包括至少两行缓存;根据所述索引访问缓存标签阵列,获取所述索引对应的多路缓存标签,其中缓存标签为该缓存标签所关联的一行缓存的地址的高位;根据所述位掩码的指示将所述索引对应的多路缓存标签与所述物理地址进行比较,根据比较结果输出命中信号;将所述命中信号在有效缓存阵列中命中的缓存设置为无效。本发明实施例用于缓存刷新。

    一种内存管理方法及内存管理设备

    公开(公告)号:CN104346284A

    公开(公告)日:2015-02-11

    申请号:CN201310335408.X

    申请日:2013-08-02

    Abstract: 本发明实施例公开了一种内存管理方法及内存管理设备,其中,一种内存管理方法,包括:在虚拟机运行期间获取虚拟机的页面访问统计信息;根据页面访问统计信息,按照页面访问次数由大到小的顺序,确定第一目标页;若虚拟机满足重映射条件,则:将第一目标页的页面数据从PRAM迁移到所述虚拟机的DRAM存储空间;将第一目标页的逻辑地址映射到存储第一目标页的页面数据的DRAM存储空间;其中,所述重映射条件包括:虚拟机的准许重映射标识为有效值;其中,在同一物理计算机上,同一时刻只能有一台虚拟机的准许重映射标识被设为有效值。本发明提供的技术方案能够实现在虚拟化环境中使用DRAM和PRAM混合的存储结构提高系统存储性能。

    存储器输出页面零数据的方法及存储器

    公开(公告)号:CN103942156A

    公开(公告)日:2014-07-23

    申请号:CN201310019840.8

    申请日:2013-01-18

    Abstract: 本发明公开了一种存储器输出页面零数据的方法,包括:获取页面的虚拟地址;查找与页面的虚拟地址相应的旁路转换缓冲TLB表项;若TLB命中,则判断页面中预定的页面区域是否全为0数据;若页面区域全为0数据,则向外输出0数据或向寄存器发送置0信号,以使接收页面区域数据的寄存器的存储位置为0。由于本发明避免了从缓存中读取页面区域的零数据,而是直接输出0数据至及寄存器或将寄存器置0,这大大提高了存储器的读取速度。

    一种cache中数据写入和读取方法、cache控制器

    公开(公告)号:CN103870204A

    公开(公告)日:2014-06-18

    申请号:CN201210531583.1

    申请日:2012-12-11

    CPC classification number: Y02D10/13

    Abstract: 本发明实施例公开了一种cache中数据写入和读取方法、cache控制器。本发明实施例方法包括:接收处理器发送的数据写入请求和待写入数据,数据写入请求中包含高速缓存块的地址;读取用于缓存待写入数据的高速缓存块中的第一数据;根据高速缓存块的地址将待写入数据替换第一数据中的部分或者全部数据,得到第二数据;检测第二数据是否为零;若第二数据为零,则将用于缓存待写入数据的高速缓存块的零数据标识位设置为真,以完成数据写入,能够有效的避免将第二数据写入所带来的功耗及所消耗的时间。

    一种内存访问方法和设备
    38.
    发明授权

    公开(公告)号:CN104516822B

    公开(公告)日:2018-01-23

    申请号:CN201310456953.4

    申请日:2013-09-29

    CPC classification number: G06F12/1009 G06F12/1027 G06F2212/684

    Abstract: 本发明实施例公开了内存访问方法和设备,应用于计算机信息技术领域。本实施例的内存访问方法中,当TLB中缺失第一虚拟地址对应的信息时,为了使得计算机系统可以访问该第一虚拟地址对应的内存,计算机系统会将第一虚拟地址进行转换获取第二虚拟地址,并根据第一虚拟地址对应的第一物理地址和第二虚拟地址对应的第二物理地址之间的预置的关系计算第一物理地址,然后再根据第一物理地址访问内存。这样当发现TLB缺失某一虚拟地址比如第一虚拟地址对应的信息时,可以不需要从计算机系统内存的页表中得到虚拟地址和物理地址的转换关系,而是可以直接计算得到该第一虚拟地址对应的第一物理地址,降低了对TLB缺失处理的开销。

Patent Agency Ranking