-
公开(公告)号：CN114857600A
公开(公告)日：2022-08-05
申请号：CN202110155742.1
申请日：2021-02-04
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种半导体真空配管和清洁方法及半导体制造设备，属于半导体技术领域，解决了现有技术中真空配管内的粉末无法充分去除的问题。本发明半导体真空配管包括真空配管本体和等离子体处理模块；所述真空配管本体的一端与工艺腔室连接，另一端与真空泵连接；所述等离子体处理模块固定设置在真空配管本体气体通道内，用于产生等离子体，对真空配管本体气体通道内中存在的粉末或尾气进行燃烧去除。本发明适用于真空配管内粉末的清除。
-
公开(公告)号：CN114824081A
公开(公告)日：2022-07-29
申请号：CN202110113961.3
申请日：2021-01-27
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L49/02 , H01L27/108
Abstract: 本发明提供的一种半导体结构及其制作方法以及DRAM，涉及半导体技术领域，包括半导体衬底；设置在半导体衬底上的多个下电极，多个下电极分布为多排结构，且相邻排的下电极相互交错排布；至少一层支撑件，支撑件中包括多个支撑开口，支撑开口分布为多排结构，每排支撑开口至少包括依次交错且相互补充的第一支撑开口和第二支撑开口；第一支撑开口和第二支撑开口均同时暴露多个相邻下电极。在上述技术方案中，通过将不同形状的支撑开口以依次交错且相互补充的排布方式，可以保证每排支撑开口所经过的区域内，所有下电极均被连接，有效扩大单元区域内的下电极分离区域面积，保证支撑开口在不同单元区内对下电极分离的区域大小保持一致。
-
公开(公告)号：CN114824079A
公开(公告)日：2022-07-29
申请号：CN202110113955.8
申请日：2021-01-27
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L49/02 , H01L27/108
Abstract: 本发明提供的一种半导体结构及其制作方法以及DRAM，涉及半导体技术领域，包括半导体衬底；多个下电极，多个所述下电极分布为多排结构，相邻排的所述下电极相互交错排布；至少一层支撑件，所述支撑件至少包括第一支撑开口和第二支撑开口，所述第一支撑开口和所述第二支撑开口相互补充排布，所述第一支撑开口和所述第二支撑开口均暴露多个相邻所述下电极。在上述技术方案中，通过将不同形状的支撑开口相互补充的排布方式，可以尽量扩大单元区域内的下电极分离区域面积，不仅能够保证支撑开口在不同单元区内对下电极分离的区域大小保持一致，还能够扩大分离区域的面积，最终提高产品的良率。
-
公开(公告)号：CN114695660A
公开(公告)日：2022-07-01
申请号：CN202011625524.1
申请日：2020-12-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L49/02 , H01L27/108 , H01L27/11563 , H01L27/11517
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体器件技术领域，用于在形成电极孔的过程中，防止电极孔的侧壁随着电极孔深度的增加而发生弯曲，提高电容器的工作性能。所述半导体器件包括：基底、电容器和侧墙；电容器形成在基底上，电容器包括下电极、上电极、以及位于下电极和上电极之间的介质层；侧墙沿周向形成在下电极的外表面，且沿下电极的高度方向，侧墙的顶部与下电极的顶部齐平，侧墙的底部距离下电极的顶部具有预设距离，其中，预设距离小于下电极的高度。本发明还提供了一种半导体器件的制造方法，该半导体器件的制造方法用于制造上述半导体器件。
-
公开(公告)号：CN114597150A
公开(公告)日：2022-06-07
申请号：CN202011408387.6
申请日：2020-12-04
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种校准装置、校准方法及半导体处理设备，涉及半导体技术领域，用于晶圆校准过程中去除粘附在晶圆背面的颗粒，消除颗粒对后续半导体工艺的影响，从而提高半导体器件的制造效率。所述校准装置包括：旋转组件、清洁组件和监控组件；旋转组件位于晶圆的背面一侧，用于固定和旋转晶圆；清洁组件位于晶圆的背面一侧，用于在晶圆校准过程中去除晶圆背面的颗粒；监控组件与旋转组件连接，用于控制旋转组件，以在晶圆进行校准后使晶圆处于校准位置。所述校准装置用于对晶圆进行校准。
-
Patent Agency Ranking
公开(公告)号：CN114551272A
公开(公告)日：2022-05-27
申请号：CN202011297719.8
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/67
Abstract: 本发明公开了一种管线连接组件、管线组件及连接方法、半导体设备，属于半导体制造技术领域，用以解决现有技术中管线之间连接结构复杂、费时费力或多根管线整体长度较长的问题。上述管线连接组件包括与管线一端套合的定心件以及设于定心件与管线之间的连接件；连接件包括连接槽以及位于连接槽里端的连接凸起，连接槽相对于定心的轴线倾斜设置；上述定心件开设通孔，通孔的两端设有密封环，密封环的外径与对应的管线的内径相等。本发明的管线连接组件、管线组件及连接方法、半导体设备可用于半导体器件的制备。
-
公开(公告)号：CN114551202A
公开(公告)日：2022-05-27
申请号：CN202011338932.9
申请日：2020-11-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01J37/32 , H01L21/683 , H01L21/67
Abstract: 本发明公开了一种静电卡盘、处理腔室及半导体处理设备，涉及半导体技术领域，用于在等离子体刻蚀或沉积工艺中，维持晶圆对等离子体反应的恒定温度，提升晶圆的良率。所述静电卡盘包括：静电卡盘本体、静电吸附部和冷却激光器。静电卡盘本体具有容纳腔。静电吸附部位于静电卡盘本体靠近晶圆的表面上，用于固定晶圆。冷却激光器设置在容纳腔内，用于向静电吸附部发射冷却激光，以冷却固定在静电吸附部上的晶圆。所述静电卡盘可以用于半导体处理设备中。
-
公开(公告)号：CN114521031A
公开(公告)日：2022-05-20
申请号：CN202011299218.3
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开一种加热片及其制造方法、加热带及半导体制造设备，涉及半导体设备技术领域，以解决加热带中加热线偏移预设位置造成的短路以及发热不均匀的问题。所述加热片包括：第一绝缘薄膜、沉积形成在第一绝缘薄膜上的电热线结构以及第二绝缘薄膜；第二绝缘薄膜形成在第一绝缘薄膜上，用于至少将电热线结构中的间隙进行填充。
-
公开(公告)号：CN114520159A
公开(公告)日：2022-05-20
申请号：CN202011293361.1
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种检测晶圆偏置的系统、工艺腔室及检测方法，属于半导体制造技术领域，解决了现有的半导体制造设备中并无检测晶圆是否偏置的装置，导致产品良率低的问题。该检测晶圆偏置的系统包括卡盘、感应部件、控制系统以及数据采集和处理系统，感应部件设于卡盘的背面边缘处，感应部件的数量为多个。检出方法包括将晶圆置于卡盘上；感应部件感应数据；数据采集和处理系统采集数据，并与放置晶圆前的数据进行比较；如果需要调整晶圆的位置，则向控制系统发送指令，控制系统调整晶圆的位置；如果不需要调整晶圆的位置，则进行后续处理工艺。本发明实现了准确、高效、方便地检测出晶圆是否偏置。
-
公开(公告)号：CN114496836A
公开(公告)日：2022-05-13
申请号：CN202011256787.X
申请日：2020-11-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/67
Abstract: 本发明涉及一种传送腔室的控温装置及方法，涉及半导体设备制造技术领域，用于解决晶圆在各工艺中的温度不相同，这导致晶圆进入下一个工艺时，其当前温度会对下一个工艺造成一定程度的负面影响的问题。装置包括：移动组件、控制组件和控温组件；移动组件设置在传送腔室中承载晶圆；控温组件设置在传送腔室底部，包括冷却区组件和加热区组件；控制组件用于检测晶圆表面温度及晶圆对应的待执行工艺；根据晶圆表面温度以及晶圆对应的待执行工艺，控制移动组件将晶圆移动到预设的位置，并生成相应的控温指令；在晶圆到达预设位置后，控制控温组件执行控温指令。本发明提供的技术方案能够提高工艺的整体效率。
-
-
-
-
-
-
-
-
-
Search Results
136
records
(took 0.045 seconds)
