模拟-数字转换装置
    31.
    发明授权

    公开(公告)号:CN101512907B

    公开(公告)日:2012-04-25

    申请号:CN200780032042.1

    申请日:2007-08-21

    Inventor: 井上文裕

    CPC classification number: H03M1/0607 H03M1/0682 H03M1/403 H03M1/442

    Abstract: 本发明提供一种模拟-数字转换电路,在全差动放大电路中循环信号而将模拟信号转换为数字,该模拟-数字转换电路包含:极性切换部,用于切换所述全差动放大电路的连接极性;控制部,用于控制所述极性切换部,以在第一次循环和第二次以上的循环中切换所述全差动放大电路的连接极性。

    逐次比较型AD变换电路
    32.
    发明公开

    公开(公告)号:CN102379085A

    公开(公告)日:2012-03-14

    申请号:CN201080015044.1

    申请日:2010-03-16

    Inventor: 井上文裕

    CPC classification number: H03M1/069 H03M1/468

    Abstract: 在逐次比较型AD变换电路中,无需延长变换所需时间即可提高变换精度。逐次比较型AD变换电路具备比较电路,该比较电路具有经由耦合电容级联连接的多个放大级,并判定输入模拟电压和比较电压的大小,其中,比较电路设置有:第一比较部以及第二比较部,其共用多个放大级中的初级的放大级,第一比较部在其后级具有经由耦合电容连接的第一放大级,第二比较部在其后级具有经由耦合电容连接的第二放大级;第一比较点移位电路和第二比较点移位电路,第一比较点移位电路与第一放大级的输入端子连接,第二比较点移位电路与第二放大级的输入端子连接。第一以及第二比较点移位电路,在分别对输入模拟电压和比较电压的电位差进行放大时,将比较电压向互相相反的方向移动预定量。

    逐次逼近型AD转换电路
    33.
    发明公开

    公开(公告)号:CN102204107A

    公开(公告)日:2011-09-28

    申请号:CN200980143398.1

    申请日:2009-09-02

    Inventor: 井上文裕

    CPC classification number: H03K5/24 H03M1/468

    Abstract: 在具备斩波型比较器的AD转换电路中,仅追加少量的元件就能够使比较器具有迟滞特性来降低噪音引起的转换误差。在具备斩波型比较器的逐次逼近型AD转换电路中,在比较电路(CMP)中设置一个或者两个以上的放大级、和与所述放大级中某一个放大级的输入端子连接的反馈电容(Cf),在第一期间取入输入模拟电压,在第二期间输入与所述输入模拟电压和所述比较电压的电位差对应的电压,通过所述放大级来放大该输入电位,在该比较电路的输出变化时,经由反馈电容向对应的放大级的输入端子施加正反馈来赋予1LSB以下的迟滞,由此解决了课题。

    斩波型电压比较电路以及逐次比较型AD变换电路

    公开(公告)号:CN102197594A

    公开(公告)日:2011-09-21

    申请号:CN200980143215.6

    申请日:2009-09-02

    Inventor: 井上文裕

    CPC classification number: H03K5/249 H03K5/24 H03M1/468

    Abstract: 在具备斩波型的比较电路的AD变换电路中,在电源电压高时实现消耗电力的降低以及低噪音化,并且在电源电压低时能够避免电流能力减低导致的特性恶化。在逐次比较型AD变换电路中具备判定输入模拟电压与比较电压的大小的比较电路(CMP)和生成与该比较电路的判定结果对应的电压作为所述比较电压输出的局域DA变换电路(DAC),所述比较电路具备:1或2个以上的放大级(INV)、在各放大级的输入输出端子之间设置的开关元件、在各放大级与第一电源端子或第二电源端子之间连接的电阻值调整单元(RT11~RT32),所述电阻值调整单元在电源电压高时电阻值升高,在电源电压低时电阻值降低,解决了课题。

    最大或最小值输出电路
    35.
    发明公开

    公开(公告)号:CN1741704A

    公开(公告)日:2006-03-01

    申请号:CN200510008886.5

    申请日:2005-02-24

    CPC classification number: H05B41/2828 H05B41/2827

    Abstract: 本发明,提供一种选择地输出多个输入信号(V12、V13,Vin1~Vinn)之中最大或最小电平的信号的最大或最小值输出电路,其特征在于,具有:在基极输入各自不同的输入信号,并联连接集电极—发射极的多个输入晶体管(Q11、Q12,Q21~Q2n,Q31~Q3n);输出与在多个输入晶体管(Q11、Q12,Q21~Q2n,Q31~Q3n)中所流的电流相应的电流的电流反射镜电路(M21、M22);以及通过在集电极—发射极间流过与所述电流反射镜电路(M21、M22)的输出电流相应的电流,从基极输出与输入给多个输入晶体管(Q11、Q12,Q21~Q2n,Q31~Q3n)的基极的输入信号(V12、V13,Vin1~Vinn)之中最大或最小电平的输入信号相应的信号的输出晶体管(Q13、Q41)。

    驱动状态检测电路
    36.
    发明公开

    公开(公告)号:CN1741382A

    公开(公告)日:2006-03-01

    申请号:CN200510008885.0

    申请日:2005-02-24

    CPC classification number: H02H3/08

    Abstract: 一种驱动状态检测电路,用于检测交流驱动的多个被驱动单元的驱动状态,具有:分别检测多个被驱动单元中的所流交流电流的电流检测单元;由电流检测单元所检测出的多个交流检测信号当中最大的交流检测信号的最大值输出单元;将所述最大值输出单元的输出信号乘以系数的乘系数单元;将由电流检测单元所检测出的多个交流检测信号分别与乘系数单元的输出信号进行比较,并输出与各被驱动单元的状态相对应的状态信号的比较单元;对比较单元的多个状态信号进行逻辑合成的逻辑合成单元;以及根据逻辑合成单元的输出,生成驱动状态检测信号的输出单元。

Patent Agency Ranking