-
公开(公告)号：CN118843857A
公开(公告)日：2024-10-25
申请号：CN202280093428.8
申请日：2022-12-20
Applicant: ARM有限公司
Inventor： 格雷姆·彼得·巴尔内斯 , 西蒙·约翰·克拉斯克
IPC: G06F12/1009 , G06F12/1027
Abstract: 处理电路系统(4)响应于指令而执行数据处理。存储器管理电路系统(28)基于能够使存储器地址空间的给定页面与“读值只有X”性质相关联的分页表信息来控制对存储器的存取，该“读值只有X”性质指示读取存储器地址空间的该给定页面中的地址应被视为返回指定值X。对于发布读取存储器地址空间的读取目标块的读取目标值的读取请求，响应于确定该读取目标块的至少部分对应于与该“读值只有X”性质相关联的页面，该存储器管理电路系统(28)控制该指定值X被返回至该处理电路系统(4)作为该读取目标值的至少部分。这使得存储器地址空间的大区域能够被视为存储指定值，而不需要拨出该区域的物理存储器。
-
公开(公告)号：CN112470134B
公开(公告)日：2024-07-26
申请号：CN201980048946.6
申请日：2019-06-07
Applicant: ARM有限公司
Inventor： 理查德·罗伊·格里森思怀特 , 格雷姆·彼得·巴尔内斯
Abstract: 本公开涉及数据处理装置和数据处理方法。公开了一种包括存储器存取电路以响应于接收到的目标地址来执行标签保护的存储器存取的装置及其操作方法。在该标签保护的存储器存取中，保护标签检索操作寻求检索与一个或多个存储器位置的块相关联地存储的保护标签，这些存储器位置包括由接收到的目标地址识别出的经寻址位置，并且保护标签检查操作比较与接收到的目标地址相关联的地址标签与由该保护标签检索操作检索到的保护标签。当保护标签检索操作在检索保护标签中不成功时，将替代保护标签值存储为与一个或多个存储器位置的块相关联的保护标签，这些存储器位置包括由目标地址识别出的经寻址位置。
-
公开(公告)号：CN110574009B
公开(公告)日：2023-09-26
申请号：CN201880028159.0
申请日：2018-04-19
Applicant: ARM有限公司
Inventor： 格雷姆·彼得·巴尔内斯
IPC: G06F9/48
Abstract: 一种设备具有用于执行指令的处理电路，以及多个能力存储元件，该多个能力存储元件可由处理电路进行访问并且被布置为存储用于约束由处理电路在执行指令时所执行的操作的能力。处理电路可在多个异常级别处进行操作，每个异常级别具有不同的软件执行特权。另外，提供了能力配置存储装置以标识针对多个异常级别中的每一个异常级别的能力配置信息。对于每个异常级别，能力配置信息至少标识当由处理电路在该异常级别处执行指令时所执行的操作是否受能力约束。在从源异常级别至目标异常级别的切换操作期间，能力配置存储装置中关于源异常级别和目标异常级别中的至少一者的能力配置信息用于确定在切换操作期间如何管理处理电路的执行状态。
-
公开(公告)号：CN109074322B
公开(公告)日：2023-03-03
申请号：CN201780023569.1
申请日：2017-03-29
Applicant: ARM有限公司
Inventor： 格雷姆·彼得·巴尔内斯 , 斯图亚特·大卫·贝尔斯
Abstract: 本发明提供一种装置，其包含用以存储数据块的存储装置元件，其中各个数据块具有与其相关的能力元数据来标识该数据块是否指定能力，至少一种能力类型为有界指针。处理电路系统随后被布置为响应于标识多个存储装置元件的批量能力元数据操作，对与存储在多个存储装置元件中的各个数据块相关的能力元数据执行操作。经由单个指定的操作，此举因此实现对多项能力元数据执行查询和/或修改操作，由此提供对此能力元数据的更有效访问。
-
公开(公告)号：CN111819543A
公开(公告)日：2020-10-23
申请号：CN201980017802.4
申请日：2019-02-12
Applicant: ARM有限公司
Inventor： 格雷姆·彼得·巴尔内斯 , 贾森·米洛夫·鲍里索夫
Abstract: 一种装置具有：处理电路(4)；存储器存取电路(15)，该存储器存取电路针对具有相关联的地址标签的标签检查目标地址执行保护标签检查，保护标签检查包括将地址标签与存储在存储器系统中的保护标签进行比较，保护标签与具有一个或多个存储器位置的区块相关联，这一个或多个存储器位置包括由目标地址所标识的寻址位置；以及指令译码器(6)，该指令译码器响应于指定标签设定目标地址的随机标签设定指令，控制处理电路(4)将与标签设定目标地址相关联的地址标签设定为从一组候选标签值中随机选择的随机标签值。
-
Patent Agency Ranking
公开(公告)号：CN111771188A
公开(公告)日：2020-10-13
申请号：CN201980015441.X
申请日：2019-02-13
Applicant: ARM有限公司
Inventor： 格雷姆·彼得·巴尔内斯 , 理查德·罗伊·格里森思怀特
IPC: G06F9/30
Abstract: 一种设备2，包括指令解码器6和处理电路4。指令解码器6支持分支指令，该分支指令用于触发程序流程到目标地址处的指令的非顺序改变，该分支指令包括：带链接分支指令，针对该带链接分支指令设置了用于程序流程的后续返回的返回地址；以及至少一个目标检查类型的分支指令，针对该至少一个目标检查类型的分支指令，在采用分支时，当在目标地址处的指令并非至少一个允许的分支目标指令类型的指令时，触发错误处理响应。对于至少一个目标检查类型的分支指令的至少子集，带链接分支指令的分支目标变体为允许的分支目标指令类型。
-
公开(公告)号：CN110622133A
公开(公告)日：2019-12-27
申请号：CN201880032291.9
申请日：2018-04-27
Applicant: ARM有限公司
Inventor： 格雷姆·彼得·巴尔内斯
IPC: G06F9/30
Abstract: 本发明提供一种用于管理能力域的设备及方法。该设备具有用于执行指令的处理电路，该处理电路当处于默认状态时被布置为在能力域中操作，该能力域包括用以约束执行指令时由处理电路执行的操作的能力。亦提供了程序计数器能力储存元件以储存由处理电路用来确定程序计数器值的程序计数器能力。程序计数器能力被布置为标识处理电路的能力状态。当能力状态指示默认状态时，则处理电路被布置为在能力域中操作。然而，当能力状态指示执行状态时，处理电路被布置为以比当处于默认状态时受到更少约束的方式操作，以便允许更改能力域。此提供了用于选择性地允许设备更改能力域的简单且有效的机制。
-
公开(公告)号：CN109791521A
公开(公告)日：2019-05-21
申请号：CN201780058338.4
申请日：2017-08-18
Applicant: ARM有限公司
Inventor： 詹森·帕克 , 格雷姆·彼得·巴尔内斯
IPC: G06F12/0815 , G06F12/14
Abstract: 数据处理装置2包括用于存储要访问的数据项的高速缓存存储器8。一致性控制电路20控制存储在高速缓存内的数据项及存储在高速缓存外面的数据项的一个或多个其他复本之间的一致性。数据访问缓冲器6缓冲对于存储在高速缓存内的各个数据项进行的多个数据访问行为。访问控制电路20响应于由一致性控制电路所管理的该多个数据项的一致性状态，在原子数据访问行为集开始之前确保所有这些数据项的一致性状态容许在高速缓存内执行数据访问行为原子集中的所有数据访问行为，该多个数据项要经受要作为数据访问行为原子集而原子地一起执行的数据访问操作。
-
公开(公告)号：CN108701174A
公开(公告)日：2018-10-23
申请号：CN201680081100.9
申请日：2016-12-23
Applicant: ARM有限公司
Inventor： 格雷姆·彼得·巴尔内斯
CPC classification number: G06F12/1441 , G06F9/3004 , G06F21/125 , G06F21/54 , G06F21/64
Abstract: 提供了一种用于从通用指定数据，例如从可存在于诸如盘片之类的备用存储库内的数据生成有签名的有界指针的设备及方法。该设备具有处理电路，该处理电路响应于有界指针生成请求来执行生成操作以在满足至少一个生成条件情况下从指定数据生成有界指针。该有界指针包含指针值及关联属性，并且该关联属性包括指示当使用该指针值时地址的可允许范围的范围信息。该处理电路还响应于从指定数据检测到待生成的有界指针为并入有签名的有签名的有界指针，以至少在存在满足的一个签名条件的情况下，作为生成操作的一部分而执行插入签名操作，在该插入签名操作期间签名根据指定数据的一部分来确定并被并入在所生成的有界指针内。此后，输出所生成的有界指针用于在设备的储存组件中进行存储。
-
公开(公告)号：CN111771188B
公开(公告)日：2024-09-24
申请号：CN201980015441.X
申请日：2019-02-13
Applicant: ARM有限公司
Inventor： 格雷姆·彼得·巴尔内斯 , 理查德·罗伊·格里森思怀特
IPC: G06F9/30
Abstract: 一种设备2，包括指令解码器6和处理电路4。指令解码器6支持分支指令，该分支指令用于触发程序流程到目标地址处的指令的非顺序改变，该分支指令包括：带链接分支指令，针对该带链接分支指令设置了用于程序流程的后续返回的返回地址；以及至少一个目标检查类型的分支指令，针对该至少一个目标检查类型的分支指令，在采用分支时，当在目标地址处的指令并非至少一个允许的分支目标指令类型的指令时，触发错误处理响应。对于至少一个目标检查类型的分支指令的至少子集，带链接分支指令的分支目标变体为允许的分支目标指令类型。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.025 seconds)
