-
公开(公告)号：CN111130463B
公开(公告)日：2021-05-28
申请号：CN201911258498.0
申请日：2019-12-10
Applicant: 西安交通大学
Abstract: 本发明公开了一种基于双抵消的低噪声系数、宽带、高隔离有源准环形器，包括端口1，端口1分别与共源晶体管M2、共源晶体管M2E和共栅晶体管M1连接，共源晶体管M2和共源晶体管M2E的源极分别连接端口2和端口2d并共地，共源晶体管M2和共源晶体管M2E的漏极经互补型缓冲电路与共栅晶体管M1连接，共栅晶体管M1连接跨导增强型晶体管Mg，共源晶体管M2、共源晶体管M2E与互补型缓冲电路连接构成双抵消电路，互补型缓冲电路连接端口3用于降低噪声系数。本发明通过双抵消电路提高有源环形器的隔离度和工作带宽，时通过将噪声系数技术降低天线端到接收端的噪声系数，使得本发明有源准环形器作为共享天线接口适用于全双工、调频连续波雷达和5G基站系统中。
-
公开(公告)号：CN108566196B
公开(公告)日：2020-07-28
申请号：CN201810344436.0
申请日：2018-04-17
Applicant: 西安交通大学
Abstract: 本发明公开一种应用于输出信号压摆率控制的CMOS驱动器，其特征在于，包括依次连接的延迟锁相环DLL、采样电路DFFs和驱动电路driver；延迟锁相环包括依次连接的鉴频鉴相器PFD、电荷泵电路CP、环路低通滤波器LPF和压控延时电路VCDL。与典型的输出信号压摆率控制输出驱动器相比较，本发明的压摆率控制采用延迟锁相环的等延时信号，在PVT变化的影响下，当延迟锁相环锁定时，延时锁相环的相位信号时钟保持恒定的等间隔延时，再使用恒定的延时信号进行叠加，得到一个恒定的压摆率信号，从而改善了传统的三态门压摆率控制输出驱动器的驱动能力因工艺偏差、工作环境温度变化和供电电压变化而产生较大的影响，导致输出信号压摆率产生较大改变的缺点。
-
公开(公告)号：CN111130463A
公开(公告)日：2020-05-08
申请号：CN201911258498.0
申请日：2019-12-10
Applicant: 西安交通大学
Abstract: 本发明公开了一种基于双抵消的低噪声系数、宽带、高隔离有源准环形器，包括端口1，端口1分别与共源晶体管M2、共源晶体管M2E和共栅晶体管M1连接，共源晶体管M2和共源晶体管M2E的源极分别连接端口2和端口2d并共地，共源晶体管M2和共源晶体管M2E的漏极经互补型缓冲电路与共栅晶体管M1连接，共栅晶体管M1连接跨导增强型晶体管Mg，共源晶体管M2、共源晶体管M2E与互补型缓冲电路连接构成双抵消电路，互补型缓冲电路连接端口3用于降低噪声系数。本发明通过双抵消电路提高有源环形器的隔离度和工作带宽，时通过将噪声系数技术降低天线端到接收端的噪声系数，使得本发明有源准环形器作为共享天线接口适用于全双工、调频连续波雷达和5G基站系统中。
-
公开(公告)号：CN110708018A
公开(公告)日：2020-01-17
申请号：CN201910964041.5
申请日：2019-10-11
Applicant: 西安交通大学
Abstract: 本发明公开了一种具有恒定增益的环形压控振荡器，包括延时单元，偏置控制单元以及偏置电路，延时单元包括四个，首尾相连构成振荡器结构，每个延迟单元中引入负电容结构，偏置控制单元将输入信号VCLP和VCLN转换为延时单元和偏置电路中所需的偏置信号VB1，VB2，VB3，VF以及VS；偏置信号VB3和VF用于给偏置电路提供产生延时单元中可变电容的控制信号VC以实现补偿结构；偏置信号VB1，VB2，VF，VS以及VC提供给延时单元用于实现恒定增益压控振荡器。本发明能够有效地抑制共模噪声；具有很好的调谐线性度，应用在锁相环中，能够很好的改善锁相环的环路带宽、锁定时间以及噪声性能。同时，在同性能下，相比于电感电容振荡器，环形振荡器占用的芯片面积更小。
-
-
-
Search Results
24
records
(took 0.015 seconds)
