-
公开(公告)号：CN116760406A
公开(公告)日：2023-09-15
申请号：CN202310307770.X
申请日：2023-03-27
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明涉及一种基于延迟线的高精度相位调节系统及方法，它包括：本地原子钟、PLL锁相环、TDC鉴相器、FPGA鉴相器、鉴相处理器、延迟线调相模块和时钟输出电路；PPL锁相环对本地原子钟输出的时钟进行处理后为TDC鉴相器和FPGA鉴相器提供工作时钟；TDC鉴相器通过FPGA鉴相器输出分频时钟与输入的外部时钟进行鉴相，并将鉴相结果输出给所述鉴相处理器；鉴相处理器对采集到的鉴相值进行处理得到调相值，并对调相值进行分析判断进行粗调还是细调后输出。本发明采用延迟线调节技术使设备的相位调节能够达到ps级别，从而提高了设备之间的同步精度。
-
公开(公告)号：CN112217570B
公开(公告)日：2021-12-14
申请号：CN202011178440.8
申请日：2020-10-29
Applicant: 电信科学技术第五研究所有限公司
IPC: H04B10/297 , H04B10/079 , H04J14/02
Abstract: 本发明提供了一种应用于光纤时间传递网络的光放大传输装置，包括第一探测装置、第二探测装置、双向光放大装置、时延测量装置；第一探测装置，分别与双向光放大装置、时延测量装置连接，用于将传递进第一探测装置的光信号分为两路，一路接入双向光放大装置，一路经光电转换装置接入时延测量装置；双向光放大装置，用于光信号双向放大；第二探测装置，分别与双向光放大装置、时延测量装置连接；时延测量装置，测量第一探测装置与第二探测装置的信号时延差，再根据信号时延差计算出时间信号经过光放大装置的传输误差，并将传输误差数据传输至光纤时间传递设备应用于时间传递信号的运算及处理，从而提升时间传递性能。本发明的技术方案可根据网络规划及应用，可灵活调整放大器的参数，便于工程应用。该方法适应范围广，具备应用价值。
-
公开(公告)号：CN112217570A
公开(公告)日：2021-01-12
申请号：CN202011178440.8
申请日：2020-10-29
Applicant: 电信科学技术第五研究所有限公司
IPC: H04B10/297 , H04B10/079 , H04J14/02
Abstract: 本发明提供了一种应用于光纤时间传递网络的光放大传输装置，包括第一探测装置、第二探测装置、双向光放大装置、时延测量装置；第一探测装置，分别与双向光放大装置、时延测量装置连接，用于将传递进第一探测装置的光信号分为两路，一路接入双向光放大装置，一路经光电转换装置接入时延测量装置；双向光放大装置，用于光信号双向放大；第二探测装置，分别与双向光放大装置、时延测量装置连接；时延测量装置，测量第一探测装置与第二探测装置的信号时延差，再根据信号时延差计算出时间信号经过光放大装置的传输误差，并将传输误差数据传输至光纤时间传递设备应用于时间传递信号的运算及处理，从而提升时间传递性能。本发明的技术方案可根据网络规划及应用，可灵活调整放大器的参数，便于工程应用。该方法适应范围广，具备应用价值。
-
公开(公告)号：CN110995389A
公开(公告)日：2020-04-10
申请号：CN201911341328.9
申请日：2019-12-23
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本申请公开一种光纤单向时频同步信号传递方法、装置、介质及设备。本申请中通过光电转换器将公网的高精度时间电信号和高精度频率电信号对应转换为时间光信号和频率光信号；通过光复用器将时间光信号和频率光信号复用至同一条单光纤链路中；通过解复用器，从单光纤链路中恢复出高精度时间光信号和高精度频率光信号；通过光电转换器将高精度时间光信号和高精度频率光信号对应转换为高精度时间电信号和高精度频率电信号。本申请在隔离网络侧无需添加时频驯服设备的条件下，选择物理距离临近的公网为隔离网络进行单纤同纤单向低损高精度时频信号导入，隔离网络用时、用频设备直接使用导入的时频电信号与公网进行时频同步。
-
公开(公告)号：CN108667547B
公开(公告)日：2019-10-11
申请号：CN201810905912.1
申请日：2018-08-10
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明涉及时间同步技术领域，公开了一种网络时间协议转换方法。具体包括以下过程：NTP客户端向协议适配器发送时间同步请求报文，协议适配器将同步请求报文转化为时延请求报文，并将时延请求报文发送至PTP主时钟服务器；PTP主时钟服务器对时延报文产生响应报文并转发给协议适配器；所述协议适配器将响应报文转化为NTP时间同步响应报文后，转发给NTP客户端；NTP客户端接收NTP时间同步响应报文并解析，实现时间同步。上述技术方案提高了NTP时间同步精度；结合PTP、NTP协议特点，满足高精度网络时间同步需求；同步精度可以保证，部署简单。本发明还公开了一种网络时间协议转换系统。
-
Patent Agency Ranking
公开(公告)号：CN104660360B
公开(公告)日：2017-05-03
申请号：CN201510055029.4
申请日：2015-02-03
Applicant: 电信科学技术第五研究所
IPC: H04J3/06
Abstract: 本发明公开了一种以太数据与多路E1数据的处理方法及系统，其将PTP事件报文的收、发时间戳的位置定于E1接口处，消除了以太与E1协转过程的不确定时延带来的线路时延的变化，从而导致PTP授时精度降低的影响；且以太接口与多E1接口的以太报文通过端口VLAN标记来进行交互，不仅提高了以太接口的带宽利用率，而且提高了E1链路的有效带宽，实现了满足多节点、长距离时间同步系统网络构建的应用需求，达到优化和简化系统设计，降低授时精度的不利因素，提高授时精度，实现多E1接口授时的应用需求的技术效果。
-
公开(公告)号：CN119363283B
公开(公告)日：2025-03-18
申请号：CN202411932319.8
申请日：2024-12-26
Applicant: 电信科学技术第五研究所有限公司
IPC: G06F17/00
Abstract: 本发明提供一种用于时频同步网多参考源输入完好性的分析方法及系统，涉及时频同步技术领域，用于在时频同步网中评估并选择至少两个时钟参考源中的最优时钟参考源，包括获取至少两个待比较时钟参考源的数据集合，每个数据集合中均包含所属时钟参考源的多种属性值；按照预定义的比较顺序依次比较时钟参考源的属性值，同时利用本地铷原子钟长期稳定性好的特点，对多路时钟参考源的相位中心偏移度进行长期测量；通过对比时钟参考源的属性值和相位中心偏移度，计算出加权时钟质量评估值，并选择出最优时钟参考源用于驯服本地铷原子钟；基于驯服后的本地铷原子钟，生成并输出高精度的时间信号和频率信号。
-
公开(公告)号：CN119483799A
公开(公告)日：2025-02-18
申请号：CN202411618586.8
申请日：2024-11-13
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明提供了一种交流B码的新型FPGA解调解码方法及系统，涉及信号处理技术领域；本发明通过FPGA实现，包括AD采样模块、数字低通滤波模块、交流B码解调模块、直流B码解码及相位补偿模块；其中，AD采样模块将模拟信号转换为数字信号，数字低通滤波模块完成高频噪声滤波，交流B码解调模块完成码型解调得到直流B码信号，直流B码解码及相位补偿模块完成B码时间解译、PPS秒脉冲提取及其相位补偿；该方法通过FPGA实现，具有抗干扰能力强、逻辑资源消耗少、解码精度高的特点，适用于不同幅值和调制比的交流B码信号；与现有技术相比，本发明降低了硬件成本，简化硬件设计，逻辑实现简单，提高系统精度、可靠性和通用性。
-
公开(公告)号：CN115208806B
公开(公告)日：2024-04-30
申请号：CN202210803310.1
申请日：2022-07-07
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明公开了用于NTP服务器响应能力的测试方法及装置，涉及服务器测试领域，方法包括导入NTP客户端参数生成规则、测试参数和被测NTP服务器IP地址；获取被测NTP服务器MAC地址；生成NTP时间同步请求报文；发送NTP时间同步请求报文至NTP服务器，令S1＝S1+1；接收分析的NTP时间同步响应报文，令S2＝S2+1；判断是否停止，若是进步骤7，反之进步骤4；分析NTP时间同步响应报文、发送数量S1和接收数量S2确定NTP服务器测试结果；本方法支持以测试设备与被测NTP服务器之间连接网络最大带宽模拟多NTP客户端产生、接收、分析NTP报文，实现对NTP服务器的处理能力的测试，采用基于FPGA的硬件NTP报文发生器根据模拟的NTP客户端参数自动生成NTP报文，实现以连接网络最大带宽模拟NTP客服端的发送。
-
公开(公告)号：CN115729870A
公开(公告)日：2023-03-03
申请号：CN202211464861.6
申请日：2022-11-22
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明公开了一种基于FPGA的高效PCIE DMA数据传输方法，其包括主机向内核发出申请创建DMA读文件句柄的指令，主机通过DMA读文件句柄访问FPGA相对应的内核；内核接收指令并创建DMA读文件句柄，同时申请创建环形缓存空间以及DMA描述符链表；FPGA DMA读链表控制器接收并处理内核创建的环形缓存对应的描述符链表信息；根据描述符链表信息读取用户数据并将其上传到环形缓存空间；主机软件根据创建的读文件句柄，向内核发起一次读数据操作；内核收到主机软件读命令，获取主机软件的读取长度信息，然后判断环形缓存状态；若环形缓存数据满足主机读需求，则主机复制数据，完成用户数据到主机的数据传输。本发明能够大大提高传输带宽，实现高效率数据传输。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.037 seconds)
