公开(公告)号：CN116665729A

公开(公告)日：2023-08-29

申请号：CN202310164108.3

申请日：2023-02-24

Applicant: 瑞萨电子株式会社

Inventor： 北形大树 ,  田中信二

IPC: G11C11/4074 ,  G11C11/4063

Abstract: 本公开涉及一种半导体设备，该半导体设备包括第一数据线、第二数据线以及连接到第一数据线和第二数据线的存储器单元。存储器单元包括多个开关、第一数据保持电路、第二数据保持电路、第三数据保持电路、第四数据保持电路和输入线。通过基于由第三数据保持电路保持的值来控制多个开关之中的连接到第一数据线的开关，以及通过基于由第四数据保持电路保持的值来控制多个开关之中的连接到第二数据线的开关，存储器单元的特性值可改变。

公开(公告)号：CN108431894B

公开(公告)日：2022-10-28

申请号：CN201680076894.X

申请日：2016-11-14

Applicant: 瑞萨电子株式会社

Inventor： 石井雄一郎 ,  田中信二

IPC: G11C11/413

Abstract: 半导体存储装置具备：多个存储单元，被配置为矩阵状；字线，对应于存储单元行而被设置；虚设字线，形成于与形成有字线的金属布线层相邻的金属布线层；字驱动电路，驱动字线；以及虚设字驱动电路，基于字线与虚设字线之间的线间电容而对字线进行升压。

公开(公告)号：CN111341364A

公开(公告)日：2020-06-26

申请号：CN201911144021.X

申请日：2019-11-20

Applicant: 瑞萨电子株式会社

Inventor： 薮内诚 ,  田中信二

IPC: G11C11/417

Abstract: 本公开的实施例涉及半导体器件。提供一种能够提高工作裕度的半导体器件。该半导体器件包括存储器电路，其包括由SOTB晶体管构成的存储器单元；以及模式指定电路，其针对第一模式或第二模式切换存储器电路的操作模式。该存储器电路包括衬底偏置生成电路，其向SOTB晶体管供应衬底偏置电压；以及定时信号生成电路，其生成用于存储器电路的读取操作或写入操作的定时信号。在第二模式下，衬底偏置生成电路不向SOTB晶体管供应衬底偏置电压。