公开(公告)号：CN104156510A

公开(公告)日：2014-11-19

申请号：CN201410356143.6

申请日：2014-07-24

Applicant: 清华大学

Inventor： 李山山 ,  全成斌 ,  郑宁汉 ,  陈永强

IPC: G06F17/50

Abstract: 本发明公开了一种分析计算机硬件实验设计的系统，所述系统包括操作端以及实验端。所述操作端包括输入模块、测试用例提供模块、操作端通信模块、分析模块以及输出模块。所述实验端包括实验端通信模块以及模拟模块。本发明还公开了一种分析计算机硬件实验设计的方法。利用本发明的分析系统可以基于大量测试用例对待分析实验设计进行高速分析，大大提高了分析的全面性和可靠性，也提高了分析效率，大幅度减少了人工工作量；同时本发明的分析系统，操作端与实验端可以分离设置，从而达到实现远程分析的目的。

公开(公告)号：CN102306089B

公开(公告)日：2013-09-04

申请号：CN201110184762.8

申请日：2011-07-04

Applicant: 清华大学

Inventor： 陈永强 ,  全成斌 ,  李山山 ,  赵有健 ,  陈飞

IPC: G06F3/14

Abstract: 本发明涉及计算机教学实验技术领域，公开了一种用于计算机硬件实验的远程VGA显示的装置及方法，该装置包括：依次连接的：实验FPGA、共享SRAM、控制FPGA、服务器和客户端，其中，所述实验FPGA用于获取进行VGA显示所需要的信息；所述控制FPGA用于读取实验FPGA发送给所述共享SRAM的数据；所述共享SRAM用于供所述实验FPGA和控制FPGA存取数据。还公开了一种利用上述装置进行远程VGA显示的方法。本发明将VGA信号中的信息分为两部分输出，其中一部分输出到共享的SRAM中去，然后让控制FPGA从共享SRAM中读出数据，将数据传送到远程客户端上，从而使远程实验平台能够显示实验FPGA输出的VGA信号。

公开(公告)号：CN101252536A

公开(公告)日：2008-08-27

申请号：CN200810103051.1

申请日：2008-03-31

Applicant: 清华大学

Inventor： 杨珂 ,  徐明伟 ,  赵有健 ,  全成斌

IPC: H04L12/56 ,  H04L12/02

Abstract: 路由器多队列数据包缓存管理与输出队列调度系统属于因特网主干网核心路由器技术领域。其特征在于用一片FPGA配合片外数据片存储器和链表存储器构成。该FPGA芯片含有：接收外界数据的数据片FIFO存储器及链表管理电路，链表管理电路通过两个接口电路分别和数据片存储器及链表存储器相连，链表管理电路输出经过队列状态存储器的1024个队列状态信息到队列调度电路，队列调度电路把1024个队列中加权和最大的队列调度出来，并将调度出来的队列编号通过调度结果FIFO存储器送到链表管理电路，链表管理电路通过数据片存储器接口电路，将数据片存储器存储的数据片经数据包发送电路输出。系统支持质量服务，数据包速率为2.5Gbps时，能线速处理进出存储器的数据包。