公开(公告)号：CN118280986A

公开(公告)日：2024-07-02

申请号：CN202410703482.0

申请日：2024-06-03

申请人： 江苏吉莱微电子股份有限公司

发明人： 陈华 ,  徐一飞 ,  黄樊 ,  宋文龙

IPC分类号： H01L27/02

摘要： 本申请提供了一种ESD保护器件封装工艺优化方法及系统，涉及数据处理技术领域，该方法包括：获取ESD保护线路，进行封装工艺分析，获取第一初始封装工艺参数，获取剩余封装线路，并进行封装工艺分析，获取与之对应的第二初始封装工艺参数，通过纳什均衡算法模型进行均衡寻优，输出寻优结果，包括第一优化封装工艺参数和第二优化封装工艺参数，按照第一优化封装工艺参数对ESD保护线路进行封装，按照第二优化封装工艺参数对剩余封装线路进行封装。通过本申请可以解决现有技术侧重于单体封装效果，不能兼顾ESD保护线路和其他封装线路工艺优化处理，导致整体电路不能达到最佳的保护效果，提高了ESD保护效果和整体封装效率与性能。

公开(公告)号：CN114388631A

公开(公告)日：2022-04-22

申请号：CN202111659083.1

申请日：2021-12-31

申请人： 江苏吉莱微电子股份有限公司

发明人： 张鹏 ,  宋文龙 ,  杨珏琳 ,  王志明

IPC分类号： H01L29/861 ,  H01L29/06 ,  H01L21/329

摘要： 本发明公开了一种低压低漏电流单向保护器件及其制备方法，制备方法包括：制备N型衬底材料；制备N型外延层；生长一层牺牲氧化层，正面光刻形成P型扩散区图形，正面硼注入，硼推进；正面光刻形成N+扩散区图形，正面磷注入；正面光刻形成P+扩散区图形，正面硼注入，硼推进，形成N+扩散区、P+扩散区；正面淀积隔离介质层，正面光刻形成接触孔区；正面溅射或蒸发金属，合金；背面减薄，背面金属。发明在P型扩散区上方引入P+扩散区，P+扩散区的光刻间距为L，设计L的尺寸，使得由P+扩散区、N型外延层、P+扩散区组成的PNP结构在击穿电压3.3‑6V实现穿通，达到低压低漏电流的要求，通过优化N型外延层的浓度与光刻间距L的尺寸，可以获得小于1uA的漏电流。

公开(公告)号：CN110444541A

公开(公告)日：2019-11-12

申请号：CN201910732974.1

申请日：2019-08-09

申请人： 成都吉莱芯科技有限公司

发明人： 杨珏琳 ,  宋文龙 ,  张鹏

IPC分类号： H01L27/02 ,  H01L29/732 ,  H01L21/331

摘要： 本发明公开一种电压可调的双向ESD保护器件，包括N型衬底，N型衬底上生长有第一次P型外延层，第一次P型外延层注入扩散形成的P型势垒阻挡层，P型势垒阻挡层上生长的第二次P型外延层，第二次P型外延层表面注入扩散形成的N+掺杂层，隔离槽上设有绝缘介质层，N+掺杂层和绝缘介质层上设有正面金属电极，N型衬底底部设有背面金属电极。步骤：1：准备N型衬底，在N型衬底上生长第一次P型外延层；2：在第一次P型外延层上，生长一次牺牲氧化层，形成P型势垒阻挡层；步骤3：进行第二次P型外延层生长；4：第二次P型外延层基区表面再次生长一次牺牲氧化层；5：淀积隔离介质层形成深槽隔离区及隔离介质层；6：淀积金属层。

公开(公告)号：CN110265392A

公开(公告)日：2019-09-20

申请号：CN201910490529.9

申请日：2019-06-06

申请人： 成都吉莱芯科技有限公司

发明人： 宋文龙

IPC分类号： H01L27/02 ,  H01L21/822

摘要： 本发明公开了一种集成的低电容ESD保护器件及其制备方法，该器件包括四个通道的低电容单向集成ESD保护器件，每个通道均由串联的低电容二极管D1和低电容二极管D2组成，该四个通道均与低电压二极管D3并联。该集成的低电容ESD保护器件的制备方法，包括以下步骤：P+衬底材料的制备；光刻及砷注入与退火；外延生长；光刻及硼注入与退火；光刻及STI隔离的制备；光刻及硼注入与退火；光刻及磷注入与退火；光刻接触孔；正面溅射金属；光刻形成正面金属区10；背面减薄；背面蒸银或者蒸金；真空合金。本发明将三颗芯片，二极管D1、D2、D3集成在一颗芯片上，同时满足高ESD泄放电流、低电容、低残压的性能要求。

公开(公告)号：CN113764404A

公开(公告)日：2021-12-07

申请号：CN202111106081.X

申请日：2021-09-22

申请人： 成都吉莱芯科技有限公司

发明人： 宋文龙 ,  杨珏琳 ,  张鹏 ,  许志峰

IPC分类号： H01L27/02 ,  H01L29/06 ,  H01L21/77

摘要： 本发明公开一种低电容低残压的双向ESD保护器件及其制作方法，包括N型衬底材料、P型外延层、正面金属区和背面金属区，P型外延层顶部设有N型扩散区b，N型扩散区b之间设有P型扩散区，最外侧的N型扩散区b外侧设有N型扩散区a，P型外延层顶部设有隔离介质层。外延工艺在N型衬底材料生长一层P型外延层，生长一层牺牲氧化层，光刻形成N型扩散区图形，磷注入，磷推进，形成N型扩散区，光刻形成P型扩散区图形，硼注入，硼推进，形成P型扩散区，光刻形成N型扩散区图形，磷注入，磷推进，形成N型扩散区，正面淀积隔离介质层，光刻形成接触孔区，正面金属化，背面金属化。在背面金属接触基板的的时候，有利于散热，保证产品的性能。

公开(公告)号：CN113690233A

公开(公告)日：2021-11-23

申请号：CN202111105478.7

申请日：2021-09-22

申请人： 成都吉莱芯科技有限公司

发明人： 宋文龙 ,  杨珏琳 ,  张鹏 ,  许志峰

IPC分类号： H01L27/02 ,  H01L29/06 ,  H01L21/77

摘要： 本发明公开了一种可增强通流能力的单向ESD保护器件及其制作方法，包括P型单晶材料、N+扩散区、P+扩散区、P扩散区、表面钝化层、金属层Ⅰ、金属层Ⅱ，其中P扩散区在金属层Ⅰ下方N+扩散区至金属层Ⅱ下方N+扩散区之间浓度逐渐降低，本发明在P扩散区光刻窗口的设计中，窗口的尺寸依次可以命名为：L1、L2、L3、L4、L5，窗口间距的尺寸依次可以命名为：D1、D2、D3、D4，L5>L4>L3>L2>L1，D1>D2>D3>D4，从而获P扩散区，从N+扩散区（金属层Ⅱ下方）到N+扩散区（金属层Ⅰ下方），P扩散区的浓度逐渐降低，形成由左至右的内建电场，从而可以获得更高的通流能力，通过合理设计P扩散区的光刻窗口尺寸，与常规结构相比，本发明的通流能力可以比常规结构提高20‑40%。

公开(公告)号：CN111710674A

公开(公告)日：2020-09-25

申请号：CN202010602937.1

申请日：2020-06-29

申请人： 成都吉莱芯科技有限公司

发明人： 杨珏琳 ,  宋文龙 ,  李泽宏 ,  张鹏

IPC分类号： H01L27/02 ,  H01L27/06 ,  H01L21/8222

摘要： 超低压触发器件，包括从下到上依次为背面金属电极、P+衬底层、N型外延层、绝缘介质层、正面金属层，N型外延层端面一边到另一边依次设P+隔离层、N+多晶硅和P型基区；P+隔离层穿通至P+衬底层；N+多晶硅、P型基区两个区域中均设P+源区、N+源区。超低压触发器件的制作方法，包括如下步骤：淀积N型外延层；高温推进形成P+隔离层；淀积N+多晶硅，露出N型外延层；推结形成P型基区；在N+多晶硅、P型基区区域中，形成P+源区，随后光刻注入高浓度N型杂质形成N+源区；淀积绝缘介质层，完成正面金属层；淀积背面金属电极。本发明有效减少成本及触发电压，拥有超低触发电压及强泄放电荷能力。

公开(公告)号：CN111599805A

公开(公告)日：2020-08-28

申请号：CN202010338206.0

申请日：2020-04-26

申请人： 成都吉莱芯科技有限公司

发明人： 宋文龙 ,  杨珏林 ,  张鹏 ,  李泽宏 ,  许志峰

IPC分类号： H01L27/02 ,  H01L29/06 ,  H01L21/8222

摘要： 本发明公开一种高通流能力的单向ESD保护器件及其制作方法，包括N型衬底材料，N型衬底材料正面外延有N型外延层，N型外延层内设有带高低不同的深浅PN结的P型扩散区，N型外延层上淀积隔离介质层，隔离介质层和P型扩散区外正面溅射或蒸发正面金属区，N型衬底材料背面减薄并金属化形成背面金属区。步骤1）制备N型衬底材料，生长一层N型外延层；步骤2）在N型外延层102上生长一层牺牲氧化层，获得高低不同的深浅PN结；步骤3）正面硼注入，形成P型扩散区；步骤4）：正面淀积隔离介质层，正面光刻形成接触孔区；步骤5）正面溅射或蒸发金属；形成正面金属区和背面金属区。形成结深不同的深浅结，进而获得更高的通流能力。

公开(公告)号：CN114334953A

公开(公告)日：2022-04-12

申请号：CN202111568031.3

申请日：2021-12-21

申请人： 成都吉莱芯科技有限公司

发明人： 杨珏琳 ,  宋文龙 ,  张鹏 ,  许志峰

IPC分类号： H01L27/02 ,  H01L21/8222

摘要： 本发明公开了一种低电容的单向ESD保护器件，其P型材料正面设置P型倒掺杂区，P+扩散区，N+扩散区；N+扩散区上设置深能级杂质掺杂区；相邻两P+扩散区之间，以及相邻两N+扩散区之间，各设置介质层。介质层上分别设置阳极、阴极金属层。一种低电容的单向ESD保护器件的制造方法，包括以下步骤：一、制备P型材料。二、生长牺牲氧化层，正面设置P型倒掺杂区。三、正面设置P+扩散区，N+扩散区。四、正面光刻形成深能级掺杂区。五、去掉牺牲氧化层，淀积介质层，正面光刻形成阴极及阳极的接触孔区。六、正面光刻形成阳极金属层、阴极金属层。本申请实现低电容满足高速接口的需求，避免表面电压的提前击穿及电流泄放时的提前失效。

公开(公告)号：CN111710675A

公开(公告)日：2020-09-25

申请号：CN202010603742.9

申请日：2020-06-29

申请人： 成都吉莱芯科技有限公司

发明人： 杨珏琳 ,  宋文龙 ,  李泽宏 ,  张鹏

IPC分类号： H01L27/02 ,  H01L27/06 ,  H01L21/8222

摘要： 本发明公开了一种低压ESD保护器件及其制作方法，本发明有效地提高了芯片的利用率，降低了芯片成本；不增加元胞尺寸，减小了由于保持金属间距造成的芯片面积占用，可以将元胞尺寸缩小20%左右，电流泄放能力至少提高50%；采用正偏二极管串可以将SCR的回扫电流降低至1.5V，通过调整正偏二极管数目，可以实现1.2V、1.8V、2V、2.5V、2.8V、3.3V等电压等级的超低触发电压ESD保护器件；通过优化器件尺寸，超低残压，适用于低压系统的超高速信号的防护，同时通过版图优化可以实现双向ESD保护，为低压系统的超高速信号的双向防护提供一种解决方案。