-
公开(公告)号：CN1921373A
公开(公告)日：2007-02-28
申请号：CN200610093888.3
申请日：1997-03-18
Applicant: 株式会社东芝
Abstract: 为了解决在将纠错/检出编码及使用同步代码的同步恢复方法进行组合使用的编码装置中由同步代码的误检测而引起的伪同步或同步偏离的问题，本发明提供一种编码装置和编码方法。具有将输入的多路化代码串(201)编码为由信息位和检查位构成的纠错/检出代码的编码部(212)和将同步代码插入到代码串(201)中预先决定的周期性的多个同步代码插入位置中的某一个位置、同时将信息位配置到代码串中的任意的位置而将检查位配置到代码串(201)中同步代码插入位置以外的位置从而组合成输出代码串(205)的代码串组合部(213)。
-
公开(公告)号：CN1622505A
公开(公告)日：2005-06-01
申请号：CN200410098328.8
申请日：1997-03-18
Applicant: 株式会社东芝
CPC classification number: H04N7/56 , G11B27/3027 , H04J3/0602 , H04J3/0605 , H04J3/07 , H04L1/004 , H04L1/0041 , H04L1/0045 , H04L1/0075 , H04L1/0083 , H04N19/61 , H04N19/68 , H04N19/89 , H04N21/234318 , H04N21/235 , H04N21/2383 , H04N21/2404 , H04N21/242 , H04N21/4307 , H04N21/435
Abstract: 一种译码装置和译码方法，解决在将纠错/检出编码及使用同步代码的同步恢复方法进行组合使用的编码装置中由同步代码的误检测而引起的伪同步或同步偏离的问题。具有将输入的多路化代码串201编码为由信息位和检查位构成的纠错/检出代码的编码部212和将同步代码插入到代码串201中预先决定的周期性的多个同步代码插入位置中的某一个位置、同时将信息位配置到代码串中的任意的位置而将检查位配置到代码串201中同步代码插入位置以外的位置从而组合成输出代码串205的代码串组合部213。
-
公开(公告)号：CN1153353C
公开(公告)日：2004-06-09
申请号：CN98802246.X
申请日：1998-10-02
Applicant: 株式会社东芝
CPC classification number: H04N19/69 , H04N19/13 , H04N19/44 , H04N19/60 , H04N19/61 , H04N19/70 , H04N19/89 , H04N19/91
Abstract: 首先将采用了可从双向译码的可变长度代码字的编码数据输入到正向译码器(123)，由其从正向进行译码处理。在从该正向的译码处理中，如在编码数据内发现差错，则接着由反向译码器(126)开始从反向进行译码处理。由译码值决定部(125)利用分别从正向和反向的译码结果、及从正向和反向的译码中分别发现的编码数据的位上的差错发现位置和语法上的差错发现位置决定译码值。
-
公开(公告)号：CN1139256C
公开(公告)日：2004-02-18
申请号：CN97191547.4
申请日：1997-10-31
Applicant: 株式会社东芝
IPC: H04N7/32
Abstract: 本发明提供了一种阿尔法-映射编码装置，该装置由以下部分构成，以遵从尺寸变换率(size conversion ratio)信息把表示目标形状以及该目标在画面内位置的阿尔法-映射信号进行编码的第1下降取样电路(21)，以遵从用于把该被下降取样了的阿尔法-映射信号恢复为原来尺寸的尺寸变换率信息的扩展率把阿尔法-映射信号进行上升取样，并且输出阿尔法-映射局部解码信号的上升取样电路(23)，根据前一个再生图像信号、下降取样电路的再生图像信号和运动矢量信号生成运动补偿预测信号的运动补偿预测电路(25)，以预定的缩小率把运动补偿预测信号下降取样的第2下降取样电路(26)，根据第2下降取样电路的下降取样运动补偿预测信号把由第1下降取样电路下降取样了的阿尔法-映射信号编码为二进制图像并且输出二进制图像编码信号的二进制图像编码电路，把该二进制图像编码信号和扩展率的信息一起进行多路复用后输出的多路复用电路。
-
公开(公告)号：CN1913423B
公开(公告)日：2010-06-02
申请号：CN200610093890.0
申请日：1997-03-18
Applicant: 株式会社东芝
Abstract: 为了解决在将纠错/检出编码及使用同步代码的同步恢复方法进行组合使用的编码装置中由同步代码的误检测而引起的伪同步或同步偏离的问题，本发明提供一种编码装置和编码方法。具有将输入的多路化代码串(201)编码为由信息位和检查位构成的纠错/检出代码的编码部(212)和将同步代码插入到代码串(201)中预先决定的周期性的多个同步代码插入位置中的某一个位置、同时将信息位配置到代码串中的任意的位置而将检查位配置到代码串(201)中同步代码插入位置以外的位置从而组合成输出代码串(205)的代码串组合部(213)。
-
Patent Agency Ranking
公开(公告)号：CN1913425A
公开(公告)日：2007-02-14
申请号：CN200610093894.9
申请日：1997-03-18
Applicant: 株式会社东芝
Abstract: 为了解决在将纠错/检出编码及使用同步代码的同步恢复方法进行组合使用的编码装置中由同步代码的误检测而引起的伪同步或同步偏离的问题，本发明提供一种编码装置和编码方法。具有将输入的多路化代码串(201)编码为由信息位和检查位构成的纠错/检出代码的编码部(212)和将同步代码插入到代码串(201)中预先决定的周期性的多个同步代码插入位置中的某一个位置、同时将信息位配置到代码串中的任意的位置而将检查位配置到代码串(201)中同步代码插入位置以外的位置从而组合成输出代码串(205)的代码串组合部(213)。
-
公开(公告)号：CN1913424A
公开(公告)日：2007-02-14
申请号：CN200610093892.X
申请日：1997-03-18
Applicant: 株式会社东芝
Abstract: 为了解决在将纠错/检出编码及使用同步代码的同步恢复方法进行组合使用的编码装置中由同步代码的误检测而引起的伪同步或同步偏离的问题，本发明提供一种编码装置和编码方法。具有将输入的多路化代码串(201)编码为由信息位和检查位构成的纠错/检出代码的编码部(212)和将同步代码插入到代码串(201)中预先决定的周期性的多个同步代码插入位置中的某一个位置、同时将信息位配置到代码串中的任意的位置而将检查位配置到代码串(201)中同步代码插入位置以外的位置从而组合成输出代码串(205)的代码串组合部(213)。
-
公开(公告)号：CN1543224A
公开(公告)日：2004-11-03
申请号：CN200410034237.8
申请日：1997-09-02
Applicant: 株式会社东芝
IPC: H04N7/32
CPC classification number: H04N21/4382 , H04L1/0041 , H04L1/0072 , H04L1/0075 , H04N7/52 , H04N19/65 , H04N19/66 , H04N19/68 , H04N19/69 , H04N19/70 , H04N19/89 , H04N21/235 , H04N21/2368 , H04N21/242 , H04N21/4302 , H04N21/4341 , H04N21/435 , H04N21/4425 , H04N21/84 , H04N21/8455
Abstract: 信息传输方法中，比特流本身有抗差错性使重要信息如头信息，有错误时也能正确解码。编码装置中比特流重构电路(107)将同步信号加至编码器(103)以某种比特流单元编码所得的编码数据流的头，然后用指定信息插入电路(106)将指定信息插入每一比特流。每一指定信息表示重构重要头信息的信息的加入。通过在所得比特流中插入指定信息，可将重构信息加至比特流。故即使头信息有错误，使信息不能用于解码，也能通过使用指定信息指定的新重构信息作为替代继续进行正确解码。
-
-
公开(公告)号：CN1200223A
公开(公告)日：1998-11-25
申请号：CN97191180.0
申请日：1997-09-02
Applicant: 株式会社东芝
CPC classification number: H04N21/4382 , H04L1/0041 , H04L1/0072 , H04L1/0075 , H04N7/52 , H04N19/65 , H04N19/66 , H04N19/68 , H04N19/69 , H04N19/70 , H04N19/89 , H04N21/235 , H04N21/2368 , H04N21/242 , H04N21/4302 , H04N21/4341 , H04N21/435 , H04N21/4425 , H04N21/84 , H04N21/8455
Abstract: 信息传输方法中,比特流本身有抗差错性使重要信息如头信息,有错误时也能正确解码。编码装置中比特流重构电路(107)将同步信号加至编码器(103)以某种比特流单元编码所得的编码数据流的头,然后用指定信息插入电路(106)将指定信息插入每一比特流。每一指定信息表示重构重要头信息的信息的加入。通过在所得比特流中插入指定信息,可将重构信息加至比特流。故即使头信息有错误,使信息不能用于解码,也能通过使用指定信息指定的新重构信息作为替代继续进行正确解码。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.033 seconds)
