公开(公告)号：CN108134597B

公开(公告)日：2021-05-25

申请号：CN201810015566.X

申请日：2018-01-08

Applicant: 安徽大学

Inventor： 闫爱斌 ,  吴珍 ,  凌亚飞 ,  杨康 ,  崔杰 ,  陈志立

IPC: H03K19/003 ,  H03K19/0185

Abstract: 本发明提供一种三个内部节点翻转完全免疫的锁存器，通过八对PN晶体管对构建一个存储模块，实现可靠的数据存储反馈环，再将该存储模块反馈至四输入C单元，不但实现了对双节点翻转的完全容忍，而且实现了三个内部节点翻转的完全容忍(免疫)功能。另一方面，由于使用了较少数目的晶体管和高速通路技术并在输出级插入传输门从而避免电流竞争，降低了电路面积开销、延时开销和功耗开销。本发明能够有效适用于高可靠性需求的集成电路与系统，可广泛应用于航天航空等对锁存器可靠性和开销要求较高的领域。

公开(公告)号：CN110518904A

公开(公告)日：2019-11-29

申请号：CN201910702101.6

申请日：2019-07-31

Applicant: 安徽大学

Inventor： 闫爱斌 ,  冯祥凤 ,  崔杰 ,  应作斌 ,  李向前 ,  温晓青

IPC: H03K19/23 ,  H03K19/003

Abstract: 本发明涉及一种发明提供的N-1级故障过滤表决器，所述N为表决器输入端的个数，表决器包含N-1级,各个被表决电路的输出端一一和表决器的输入端相连；该表决器共有N个输入端，并且这些输入端当中有2个为原输入端，记作IN1和INn，有N-2个为新输入端，记作IN3，IN4，…，和INn-1，n的取值范围为大于1的自然数。该表决器及其同构表决器都存在异构表决器，并且这些表决器都具有多级故障过滤功能，它们连同被表决的电路模块一起能够分别容忍任意N-1或N-2个节点同时发生的翻转。不仅实现了容忍任意N-1或N-2个节点的翻转，而且传输延迟和面积开销更低。当输入端连接具有单节点翻转自恢复功能的电路模块时，这些表决器能够容忍任意N个节点发生的同时翻转。

公开(公告)号：CN108011628A

公开(公告)日：2018-05-08

申请号：CN201711267453.0

申请日：2017-12-05

Applicant: 安徽大学

Inventor： 刘春鸣 ,  闫爱斌 ,  黄正峰 ,  陈旨乐 ,  何倩 ,  赖超平 ,  张银磊

IPC: H03K19/003 ,  G06F17/50

Abstract: 本发明提供一种可容忍三节点翻转的锁存器，通过八组相互反馈的输入分离反相器构建高可靠性数据存储反馈环实现数据的高可靠存储，使用四输入C单元屏蔽存储模块中产生的多节点翻转，从而达到容忍多节点翻转的目的。同时，使用时钟门控技术和较少数目的晶体管降低锁存器开销，可广泛运用于对可靠性要求较高的各个应用领域。本发明相对于现有技术的有益效果在于：通过八组相互反馈的输入分离反相器构建高可靠性数据存储反馈环，不但能够实现对三个节点翻转的有效容忍，而且能够实现对双节点翻转和单节点翻转的有效容忍。功耗和面积开销较低。通过使用时钟门控技术减少电流竞争，降低功耗开销；使用较少数目的晶体管进行构建，降低面积开销。