-
公开(公告)号：CN106681949B
公开(公告)日：2019-12-10
申请号：CN201611245747.9
申请日：2016-12-29
Applicant: 北京四方继保自动化股份有限公司
IPC: G06F13/28
Abstract: 一种基于一致性加速接口的直接内存操作实现方法，由FPGA在内部实现接收外设，将接收到的数据以直接内存存取的方式写入内存，并将数据包的描述信息同时写入内存，以数据包描述信息队列写指针更新的方式通知ARM处理器，ARM处理器以中断或查询的方式识别此指针是否更新，计算读写指针差，获取待处理数据包数量信息，数据的处理过程是，首先读取数据包描述信息，再根据所描述的数据包属性决定是否处理对应的数据包。本发明极大提高了处理器的处理效率和灵活性，简化了系统复杂性，相应提高了传输可靠性。用于数据吞吐量大、处理实时性要求高的电力系统控制领域。
-
公开(公告)号：CN103077152A
公开(公告)日：2013-05-01
申请号：CN201210568675.7
申请日：2012-12-25
Applicant: 北京四方继保自动化股份有限公司
IPC: G06F15/163 , H04L12/861
Abstract: 一种用于智能变电站终端设备的芯片间的通信加速方法，首先CPU根据报文原始数据特征判断该数据是否需要发送，如果需要发送将该标志位置成有效标志，相反则置成无效标志，将无效数据标志位组合成8bit的无效标志位数据和对应的原始数据进行排列，CPU将排列好的无效数据标志位数据与被置成无效标志位的原始数据，按照顺序，以8bit的数据宽度发送给可编程逻辑阵列FPGA；FPGA收到数据后，从接收到的数据中识别被置成无效数据标志位的原始数据；根据无效数据标志位，可编程逻辑阵列FPGA对相应的原始数据进行数据处理，决定是否在原始数据流中去除该数据。本发明优化了CPU与FPGA之间的通信流程；极大地降低了CPU的工作量。
-
公开(公告)号：CN103051530A
公开(公告)日：2013-04-17
申请号：CN201210574100.6
申请日：2012-12-26
Applicant: 北京四方继保自动化股份有限公司
IPC: H04L12/70
Abstract: 一种用于智能变电站报文的多网口发送优化方法，包括以下步骤：CPU将每个网口的源MAC地址配置给FPGA，并准备待发以太网报文，所述以太网报文为多包报文，每一包报文包括报文包头、报文数据、报文包尾；CPU生成MAC有效标志位；然后将MAC有效标志位、报文包头，报文数据，报文包尾，按照顺序发送给FPGA；FPGA对包报文进行解包；根据解析出的MAC有效标志位，将MAC有效标志的报文数据发送给对应MAC的MAC源地址处理模块；MAC源地址处理模块在待发报文数据中插入该MAC的源MAC地址后由FPGA发送。本发明提高了接口传输效率、降低了CPU开发难度、降低了FPGA的接收数据量。
-
公开(公告)号：CN119676057A
公开(公告)日：2025-03-21
申请号：CN202411802491.1
申请日：2024-12-09
Applicant: 北京四方继保自动化股份有限公司 , 北京四方继保工程技术有限公司 , 四方继保(武汉)软件有限公司
IPC: H04L41/0631 , H04L49/90
Abstract: 本发明公开了一种电力交换机网络异常报文实时感知的处理方法与系统，所述方法包括：CPU将FPGA需要识别的APPID配置给FPGA；FPGA接收交换机各端口报文并转发给交换芯片，同时将交换芯片发送的报文转发至各端口；对各端口接收到的报文采用报文缓存分支、报文分析分支分别进行缓存和分析；将判断出有异常信息的报文上送给CPU，同时将DDR中与异常信息对应的缓存报文发送给CPU进行存储和告警。本发明可以有针对性的记录故障报文全景，异常报文简报清晰直观，故障报文记录全面详细，可以极大的方便事故分析。
-
公开(公告)号：CN117749606A
公开(公告)日：2024-03-22
申请号：CN202311755778.9
申请日：2023-12-19
Applicant: 北京四方继保工程技术有限公司 , 四方继保(武汉)软件有限公司 , 北京四方继保自动化股份有限公司
IPC: H04L41/0677 , H04L41/069 , H04L67/1097
Abstract: 本发明公开了一种电力交换机异常报文实时记录系统与方法，所述系统包括：异常报文记录存储单元，用于采用索引表与分区块存储交换机异常报文记录并将交换机异常报文记录同步到分布式环境中的其它分布式存储节点；异常报文记录写入单元，用于从交换机异常报文记录发送端接收交换机异常报文记录，并向所述交换机异常报文存储单元写入交换机异常报文记录；异常报文记录查询单元，用于接收交换机异常报文记录查询端发送的查询指令并向存储单元发出查询请求，查询所述异常报文记录存储单元中的报文记录。实现了电力交换机异常报文实时记录，达到监视网络各个节点报文情况的效果，为故障分析定位提供了充分的信息，提升了电力网络的整体运维管理水平。
-
Patent Agency Ranking
公开(公告)号：CN114039939A
公开(公告)日：2022-02-11
申请号：CN202111240759.3
申请日：2021-10-25
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
IPC: H04L49/111 , H04L69/321
Abstract: 一种自适应光电接口的装置，其特征在于：所述装置包括设置于所述装置内部的PCB电路板，以及与所述PCB电路板连接的设置于所述装置壳体上的多个通信焊接槽；所述通信焊接槽中的一个或多个，用于焊接RJ45插槽和PHY芯片，以通过RJ45接口实现电信号的输入输出；或者，所述通信焊接槽中的一个或多个，用于焊接SFP插槽，以通过SFP收发器实现光信号的输入输出。本发明装置及方法实现方便、成本低，能够随时对设备进行最小代价的更新。
-
公开(公告)号：CN106648896B
公开(公告)日：2020-06-02
申请号：CN201611218159.6
申请日：2016-12-26
Applicant: 北京四方继保自动化股份有限公司
Abstract: 一种Zynq芯片在异构多处理模式下双核共享输出外设的方法。FPGA为每个ARM核分配不同服务优先级的共享内存，ARM核有待发报文时，首先读取和FPGA之间的共享内存的信息，在判定可写的条件下，按照约定的格式，向共享内存写入数据包和数据包描述信息，FPGA判断外设发送空闲的条件下，依照服务优先级，将共享内存中的数据包写入外设。本发明由FPGA统一管理外设和数据包调度，双ARM核间无需核间调度，每个ARM内核独立面对FPGA外设，比在ARM中统一管理、发送数据，效率有很大提高。用于数据吞吐量大、处理实时性要求高的电力系统控制领域。
-
公开(公告)号：CN103037032B
公开(公告)日：2016-06-29
申请号：CN201210559297.6
申请日：2012-12-20
Applicant: 北京四方继保自动化股份有限公司
Abstract: 本发明提出了一种使用FPGA实现SV数据32位寻址访问的方法，应用于智能变电站中的设备处理数字化采样数据。包括以下步骤：FPGA接收基于IEEE802.3标准的SV数据裸包，分析以太网帧数据结构，根据SV数据的以太网帧特点，将网络字节序的SV数据利用ASN.1编码规则的特征进行数据重组，转化为纯32位寻址的处理器可以直接访问的数据，大大提高SV解码处理效率的。本发明解决了纯32位寻址的处理器，通过软件进行拆分和重新整合方法处理网络字节序的SV数据方法引起的效率大幅下降问题，能提升解码效率5-10倍。
-
公开(公告)号：CN103513167B
公开(公告)日：2016-03-30
申请号：CN201310425921.8
申请日：2013-09-18
Applicant: 北京四方继保自动化股份有限公司
IPC: G01R31/12
Abstract: 一种基于分布式网络平台的开关局部放电状态监测装置，包括局放信号采集组件、CPU分析诊断组件、信息管理组件，局放信号采集组件与开关室内的超高频传感器及噪声传感器相连，采用FPGA进行局放信号高速采集及以太网转发，实现局放信号的采集及电压相位采集同步功能。CPU分析诊断组件实时处理局放信号采集组件上送的采样数据，采用高性能DSP处理器，对采样数据进行分析处理，判断局部放电类型，生成局部放电简报及PRPD、PRPS图谱。信息管理组件对CPU分析诊断组件处理结果进行管理，通过大容量数据存储、检索完成局部放电趋势统计查询功能。本发明的监测装置性能稳定、使用寿命高，提高电网运行可靠性。
-
公开(公告)号：CN103077152B
公开(公告)日：2015-09-30
申请号：CN201210568675.7
申请日：2012-12-25
Applicant: 北京四方继保自动化股份有限公司
IPC: G06F15/163 , H04L12/861
Abstract: 一种用于智能变电站终端设备的芯片间的通信加速方法，首先CPU根据报文原始数据特征判断该数据是否需要发送，如果需要发送将该标志位置成有效标志，相反则置成无效标志，将无效数据标志位组合成8bit的无效标志位数据和对应的原始数据进行排列，CPU将排列好的无效数据标志位数据与被置成无效标志位的原始数据，按照顺序，以8bit的数据宽度发送给可编程逻辑阵列FPGA；FPGA收到数据后，从接收到的数据中识别被置成无效数据标志位的原始数据；根据无效数据标志位，可编程逻辑阵列FPGA对相应的原始数据进行数据处理，决定是否在原始数据流中去除该数据。本发明优化了CPU与FPGA之间的通信流程；极大地降低了CPU的工作量。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.13 seconds)
