-
公开(公告)号：CN118502900A
公开(公告)日：2024-08-16
申请号：CN202410632248.3
申请日：2024-05-21
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种多核神经矢量检索硬件加速器及其调度方法，该加速器包含：子加速器堆，包含多个子加速器，用于执行计算任务；调度控制模块，与该子加速器堆耦接，配置为执行一调度程序，将每一计算任务匹配到合适的子加速器上执行。其能够满足神经向量检索多任务系统的实时性与高硬件利用率，提高用户的使用体验以及降低硬件加速器的成本。
-
公开(公告)号：CN114758021A
公开(公告)日：2022-07-15
申请号：CN202210249374.1
申请日：2022-03-14
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于生成对抗网络的地表图像生成方法，包括：获取原始地表图像，生成原始数据集、纹理数据集和框架数据集；构建纹理生成网络，以该纹理数据集对该纹理生成网络进行训练；构建框架生成网络，以该框架数据集对该框架生成网络进行训练；将该纹理生成网络的第一生成器嵌入该框架生成网络的第二生成器，以获得地表图像生成网络，以该原始数据集对该地表图像生成网络进行训练；以该地表图像生成网络的生成器为地表图像生成模型进行地表图像生成。还提出一种基于生成对抗网络的地表图像生成系统，以及一种数据处理装置。
-
公开(公告)号：CN109583240B
公开(公告)日：2021-06-08
申请号：CN201811234951.X
申请日：2018-10-23
Applicant: 中国科学院计算技术研究所
IPC: G06F21/76
Abstract: 本发明涉及一种集成电路测试方法和系统，包括：获取设计电路，并根据该设计电路具有的路径，生成调用该路径的多条测试向量，将该测试向量输入至该设计电路，得到该设计电路在预设条件下电路运行的第一错误率；根据该设计电路，得到待测芯片，将该测试向量输入至该待测芯片，得到该测试向量在该预设条件下电路运行的第二错误率；判断该第二错误率是否大于该第一错误率一定阈值，若是，则判定该待测芯片存在硬件木马电路，否则认为该待测芯片为合格芯片。
-
公开(公告)号：CN107103116B
公开(公告)日：2019-07-30
申请号：CN201710188222.4
申请日：2017-03-27
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明提出一种复用追踪缓存的触发装置及设计方法，涉及集成电路可调试性设计技术领域，该装置包括地址生成模块，用于根据触发信号与当前的检测状态生成读追踪缓存地址；追踪缓存模块，用于通过调试接口写入触发检测信息，并根据所述读追踪缓存地址输出对应地址行的内容；输出选择模块，用于根据所述触发信号的部分低位信号输出对应的触发信息并用于触发判断，当触发标志位有效时，则代表检测到触发条件。本发明可以提供对于触发条件的更强的检测能力；硬件开销更小；可配置性好。
-
公开(公告)号：CN109581183A
公开(公告)日：2019-04-05
申请号：CN201811234934.6
申请日：2018-10-23
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明涉及一种集成电路的安全测试方法与结构。本发明包括四种工作模式：注册模式，用于获取物理不可克隆函数的所有激励响应对；认证模式，用于验证测试者的权限；测试模式，用于测试集成电路；功能模式，用于电路正常功能运行。本发明还包括三种模块：Bias PUF组模块，用于对测试者的权限进行认证；Multiplexer模块，控制扫描链上的数据流，减少对测试时间的影响；Mask模块，用于保护扫描链上的关键数据不被泄露。本发明能够在不牺牲可测试性的前提下保证扫描链的安全性。
-
Patent Agency Ranking
公开(公告)号：CN109557449A
公开(公告)日：2019-04-02
申请号：CN201811235172.1
申请日：2018-10-23
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明提出一种集成电路难测路径的选择方法。本发明包括：利用动静态协同分析，计算和校准逻辑值为0或为1的概率；根据所计算概率，从输出向输入方向寻找跳变沿传输概率小的路径；为所选路径生成测试向量，判断路径有效性。本发明通过动静态协同分析方法提高了概率计算精度，进而有效寻找出集成电路中的难测路径，为保证集成电路测试覆盖率提供重要支撑。
-
公开(公告)号：CN104079480B
公开(公告)日：2018-03-30
申请号：CN201410240731.3
申请日：2014-05-30
Applicant: 中国科学院计算技术研究所
IPC: H04L12/701 , G06F15/173
Abstract: 本发明公开了一种三维集成电路片上网络的路由方法，包含：路由选取步骤和数据路由步骤；路由选取步骤用于通过节点不唯一时的随机选择策略，在器件层间确定从源节点到目的节点的最优路由，以确保数据包经过最优路由到达目的节点；数据路由步骤用于基于水平器件层的层间非法转向原则，以及垂直平面内相应转向限制的约束，采用路由策略，将数据包逐步由源节点经过中间节点路由到目的节点。本发明还公开了一种三维集成电路片上网络的路由系统。
-
公开(公告)号：CN104092617B
公开(公告)日：2017-10-27
申请号：CN201410238744.7
申请日：2014-05-30
Applicant: 中国科学院计算技术研究所
IPC: H04L12/771 , H04L12/935
Abstract: 本发明公开了一种三维集成电路片上网络的路由方法，该方法采取三维转向模型进行路由指导，且采取端口选择机制进行合法输出端口的选择，将数据包由源节点单向路由至目的节点。该三维转向模型为基于奇偶转向模型，以三维场景中的X‑Y平面或X‑Z平面或Y‑Z平面为基准面，将源节点到目的节点之间的路由路径映射到基准面上，并通过在基准面采取器件层的层间非法转向原则，以及相应的补充原则进行转向限制。本发明还公开了一种三维集成电路片上网络的路由系统。
-
公开(公告)号：CN107103116A
公开(公告)日：2017-08-29
申请号：CN201710188222.4
申请日：2017-03-27
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5081
Abstract: 本发明提出一种复用追踪缓存的触发装置及设计方法，涉及集成电路可调试性设计技术领域，该装置包括地址生成模块，用于根据触发信号与当前的检测状态生成读追踪缓存地址；追踪缓存模块，用于通过调试接口写入触发检测信息，并根据所述读追踪缓存地址输出对应地址行的内容；输出选择模块，用于根据所述触发信号的部分低位信号输出对应的触发信息并用于触发判断，当触发标志位有效时，则代表检测到触发条件。本发明可以提供对于触发条件的更强的检测能力；硬件开销更小；可配置性好。
-
公开(公告)号：CN107015628A
公开(公告)日：2017-08-04
申请号：CN201710203437.9
申请日：2017-03-30
Applicant: 中国科学院计算技术研究所
IPC: G06F1/32
Abstract: 本发明提出一种面向近似应用的低开销DRAM刷新方法及系统，涉及存储器设计技术领域，该方法包括静态匹配映射步骤，离线获取应用的全局访存信息，分析所述全局访存信息中每个内存行的最大重用距离，将每个内存行中的内容迁移到保存时间大于所述最大重用距离的内存行中；动态阈值调整步骤，每隔一段时间，周期性的根据历史映射结果预测每个映射周期的最大重用距离，并在DRAM保持时间分布中匹配相应的内存行。本发明在进行程序数据在内存中存储的映射和迁移之后，静态匹配映射方法的错误率几乎为零，动态匹配映射方法的错误率可以控制在0.7％以内，两种方法均能够将原有刷新能耗节省99％以上。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.074 seconds)
