-
公开(公告)号:CN115421864A
公开(公告)日:2022-12-02
申请号:CN202211114604.X
申请日:2022-09-14
Applicant: 北京计算机技术及应用研究所
IPC: G06F9/455
Abstract: 本发明涉及一种通用的PowerPC架构处理器指令集虚拟化仿真方法,属于虚拟仿真领域。本发明针对飞思卡尔(FreeScale)基于Power Architecture的32位微处理器核心e300、e500、e600,设计一种通用的处理器仿真框架,同时支持多种架构处理器的仿真运行。提供PowerPC处理器嵌入式处理器软件的运行环境,为PowerPC处理器嵌入式处理器软件的开发提供支撑。本发明提出的方案,能够实现PowerPC指令架构处理器的指令集仿真,仿真精度高;本发明采用数组、链表等实现寄存器、内存的仿真,能够完成仿真PowerPC指令架构处理器。
-
公开(公告)号:CN115421861A
公开(公告)日:2022-12-02
申请号:CN202211114539.0
申请日:2022-09-14
Applicant: 北京计算机技术及应用研究所
IPC: G06F9/455
Abstract: 本发明涉及一种通用的TMS320C55x处理器指令集虚拟化仿真方法,属于虚拟仿真领域。本发明针对TMS320C54X系列、TMS320C5509a、TMS320C5515、TMS320VC5535等处理器,解决TMS320C54X系列、TMS320C5509a、TMS320C5515、TMS320VC5535等系列处理器的虚拟化仿真问题。TMS320C55X指令架构共计包含154条指令集,通过对154条指令集的仿真,提供TMS320C55X处理器嵌入式处理器软件的运行环境,为TMS320C55X处理器嵌入式处理器软件的开发提供支撑。本发明提出的方案,能够实现TMS320C55X指令架构处理器的指令集仿真,仿真精度高;本发明采用数组、链表等实现寄存器、内存的仿真,能够完成仿真TMS320C55X指令架构处理器。
-
公开(公告)号:CN114995880A
公开(公告)日:2022-09-02
申请号:CN202210566698.8
申请日:2022-05-23
Applicant: 北京计算机技术及应用研究所
IPC: G06F8/75
Abstract: 本发明涉及一种基于SimHash的二进制代码相似性比对方法,属于代码比对领域。本发明对二进制代码反汇编及汇编代码预处理,对汇编代码标准化处理,计算汇编代码SimHash值,构建代码特征关系库构架,基于文本相似性的二进制代码快速定位。本发明具有以下优点:本发明提出的方案,能够在兼顾对比效率的同时,保证二进制代码相似性比对的效率;本发明采用基于SimHash的文本对比方法,能够提高二进制代码相似性比对的效率。
-
公开(公告)号:CN112926109B
公开(公告)日:2022-06-24
申请号:CN202110338756.7
申请日:2021-03-30
Applicant: 北京计算机技术及应用研究所
IPC: G06F30/12 , G06F3/04845 , G06F111/20
Abstract: 本发明涉及一种复杂嵌入式系统虚拟运行环境可视化建模方法,其中,包括:第一步、构建实体对象的图形化模型;第二步、配置图形化模型接口与属性;第三步、生成设备仿真模型,包括:将图形化模型描述的接口和属性转化为对应的接口函数和属性变量,进行设备仿真模型框架代码的自动生成,基于此框架开展设备仿真模型的逻辑功能开发;第四步、封装设备仿真模型并持久化存储,包括:封装图形界面操作,并建立设备仿真模型与图形模型的双向映射;并形成图形化模型与设备仿真模型库;第五步、生成虚拟运行环境构建与系统配置文件。本发明可有效的简化复杂嵌入式系统虚拟运行环境构建过程,进而提升嵌入式软件研发效率和测试充分性。
-
公开(公告)号:CN106293641A
公开(公告)日:2017-01-04
申请号:CN201610601844.0
申请日:2016-07-27
Applicant: 北京计算机技术及应用研究所
CPC classification number: G06F9/3853 , G06F9/45508
Abstract: 本发明公开了一种基于流水线重构的VLIW体系架构性能模拟方法,其中,包括:第一步:E3节拍模拟;第二步:E2节拍模拟;第三步:E1节拍模拟;第四步:DC节拍模拟;第五步:DP节拍模拟;第六步:PR节拍模拟;第七步:PW节拍模拟;第八步:PS节拍模拟;第九步:PG节拍模拟。本发明基于流水线重构的超长指令字体系架构性能模拟方法,对VLIW体系结构影响流水线模拟的各个因素进行抽象和分析,基于延迟槽结构的流水线推进,能够实现VLIW体系结构流水线的模拟和精确的周期计算,为设备时钟精确的仿真模型提供理论依据和具体实现方法。
-
公开(公告)号:CN114995880B
公开(公告)日:2024-04-05
申请号:CN202210566698.8
申请日:2022-05-23
Applicant: 北京计算机技术及应用研究所
IPC: G06F8/75
Abstract: 本发明涉及一种基于SimHash的二进制代码相似性比对方法,属于代码比对领域。本发明对二进制代码反汇编及汇编代码预处理,对汇编代码标准化处理,计算汇编代码SimHash值,构建代码特征关系库构架,基于文本相似性的二进制代码快速定位。本发明具有以下优点:本发明提出的方案,能够在兼顾对比效率的同时,保证二进制代码相似性比对的效率;本发明采用基于SimHash的文本对比方法,能够提高二进制代码相似性比对的效率。
-
公开(公告)号:CN115421861B
公开(公告)日:2023-10-31
申请号:CN202211114539.0
申请日:2022-09-14
Applicant: 北京计算机技术及应用研究所
IPC: G06F9/455
Abstract: 本发明涉及一种通用的TMS320C55x处理器指令集虚拟化仿真方法,属于虚拟仿真领域。本发明针对TMS320C54X系列、TMS320C5509a、TMS320C5515、TMS320VC5535等处理器,解决TMS320C54X系列、TMS320C5509a、TMS320C5515、TMS320VC5535等系列处理器的虚拟化仿真问题。TMS320C55X指令架构共计包含154条指令集,通过对154条指令集的仿真,提供TMS320C55X处理器嵌入式处理器软件的运行环境,为TMS320C55X处理器嵌入式处理器软件的开发提供支撑。本发明提出的方案,能够实现TMS320C55X指令架构处理器的指令集仿真,仿真精度高;本发明采用数组、链表等实现寄存器、内存的仿真,能够完成仿真TMS320C55X指令架构处理器。
-
公开(公告)号:CN115421860B
公开(公告)日:2023-10-20
申请号:CN202211114538.6
申请日:2022-09-14
Applicant: 北京计算机技术及应用研究所
IPC: G06F9/455
Abstract: 本发明涉及一种通用的SPARC处理器指令集虚拟化仿真方法,属于虚拟仿真领域。本发明针对SPARCV7、SPARCV8两种指令集版本的处理器,解决SPARC处理器的虚拟化仿真问题。SPARCV7、V8两个版本指令集共计包含130条指令集,通过对130条指令集的仿真,提供SPARC处理器嵌入式处理器软件的运行环境,为SPARC处理器嵌入式处理器软件的开发提供支撑。本发明提出的方案,能够实现SPARC指令架构处理器的指令集仿真,仿真精度高;本发明采用数组、链表等实现寄存器、内存的仿真,能够完成仿真SPARC指令架构处理器。
-
公开(公告)号:CN116467211A
公开(公告)日:2023-07-21
申请号:CN202310461935.9
申请日:2023-04-26
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/36
Abstract: 本发明涉及一种基于数字化仿真环境的系统级测试验证方法,属于嵌入式软件测试领域。本发明通过数字化仿真技术对实装运行环境进行模拟,实现在实验室环境中进行系统级测试验证。基于数字化仿真环境实现加载配置项软件、设计并运行测试用例、模拟接口数据、进行故障和异常模拟、统计接口覆盖信息等系统级测试验证工作。本发明降低了系统级测试对实装环境和半实物环境的依赖,可在实验室环境中开展有效的系统级测试验证,从而降低了测试成本并提高了测试的充分性。
-
公开(公告)号:CN116431103A
公开(公告)日:2023-07-14
申请号:CN202310462913.4
申请日:2023-04-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种面向嵌入式软件的数字化DevOps平台设计方法,属于嵌入式软件测试领域。本发明在DevOps技术的基础上引入数字化仿真技术,采用数字化仿真技术对嵌入式软件的硬件环境进行仿真,包括处理器、外设、总线等;其次,基于数字化仿真平台实现嵌入式软件开发和测试,包括代码迭代开发、单元测试、配置项测试、运行监测等;最后,构建嵌入式DevOps工作流,将数字化仿真环境作为基础设施集成到DevOps的工具链条中,实现嵌入式软件的自动化编译构建、自动化部署、自动化测试、测试结果采集等。本发明提升了嵌入式软件的开发效率,保证了软件质量,降低了研制成本和周期。
-
-
-
-
-
-
-
-
-