-
公开(公告)号：CN118069548B
公开(公告)日：2024-07-26
申请号：CN202410501731.8
申请日：2024-04-24
Applicant: 北京开源芯片研究院
IPC: G06F12/0862
Abstract: 本发明实施例提供一种预取方法、装置、电子设备及可读存储介质，该方法包括：根据历史访存信息确定第一签名；将第一签名作为第一索引，查找模式匹配表中第一索引对应的索引项中跳转增量符合第一预设条件的预测节点；从所述预测节点的跳转增量中确定出符合第二预设条件的第一跳转增量；根据第一索引和第一跳转增量计算第二签名；以第二签名为新的第一索引进行下一轮查找，直至满足查找终止条件时停止对预测节点的查找；根据基地址和每一轮查找出的预测节点的跳转增量，生成预取地址集。本发明实施例可以基于单次输入的历史访存信息，连续生成多个预取地址，提高了预取覆盖率，有利于提升处理器的缓存命中率。
-
公开(公告)号：CN118363873A
公开(公告)日：2024-07-19
申请号：CN202410781134.5
申请日：2024-06-18
Applicant: 北京开源芯片研究院
IPC: G06F11/36
Abstract: 本发明实施例提供一种调试模块的测试方法、装置、设备及可读存储介质，该方法包括：构建在所述测试平台中运行的软件模拟模型；所述软件模拟模型包括用于测试所述调试模块内寄存器的JTAG读写模型、用于测试数据读写的处理器核模型以及用于测试内存访问的内存模型；根据所述软件模拟模型的类型，在预设的测试任务库中，分别获取不同类型对应的目标测试任务；所述测试任务库中有预先构建的至少一个测试任务；根据所述目标测试任务，构建所述调试模块的目标测试用例；基于所述目标测试用例，对所述调试模块进行测试。本发明可以提高调试模块的测试便捷性。
-
公开(公告)号：CN117762717B
公开(公告)日：2024-04-26
申请号：CN202410179096.6
申请日：2024-02-18
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种处理器缓存的工作机制的测试方法以及装置，涉及处理器技术领域，包括：首先在预设的虚拟处理器上执行预设应用程序，通过预设脚本获取虚拟处理器中的预设信号，其中，虚拟处理器为根据预设代码生成的用于仿真处理器的程序，预设代码用于描述处理器的工作机制，预设应用程序用于测试处理器的处理器缓存的工作机制，然后通过预设脚本，获取预设信号的统计信息，并根据统计信息，生成处理器缓存的工作机制的实时测试数据，由于在此过程中通过预设脚本获取预设信号的统计信息，无需修改处理器的工作机制的代码，减少了修改代码并进行调试花费的时间，提高了测试效率，解决了在先技术中处理器缓存的工作机制的测试效率低的问题。
-
公开(公告)号：CN117725866A
公开(公告)日：2024-03-19
申请号：CN202410175555.3
申请日：2024-02-07
Applicant: 北京开源芯片研究院
IPC: G06F30/33 , G06F30/337
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域。该方法包括：将待测设计拆分为至少两个子模块；针对每个子模块进行建模，得到参考模型；所述参考模型包含所述待测设计中每个子模块对应的参考子模型；在每个时钟周期内对所述待测设计中的时序控制信号进行采样，并利用采样得到的时序控制信号对所述子模块和所述子模块对应的参考子模型进行时序对齐；对所述子模块的输出信息与所述参考子模型的输出信息进行比对，得到验证结果。本发明实施例对待测设计中的子模块与参考子模型进行了时序对齐，可以避免待测设计与参考模型的时序未对齐对验证完备性造成的负面影响。
-
公开(公告)号：CN117648226A
公开(公告)日：2024-03-05
申请号：CN202410124140.3
申请日：2024-01-29
Applicant: 北京开源芯片研究院
IPC: G06F11/22
Abstract: 本申请提供了一种处理器缓存的工作机制的测试方法以及装置，涉及处理器技术领域，包括：首先获取预设应用程序对应的配置信息集合，其中，预设应用程序用于测试处理器缓存的工作机制，然后根据配置信息，生成与配置信息对应的访存请求，其中，访存请求用于访问与访存请求对应的存储空间，以及在存储空间读取或存储预设信息，再在预设的虚拟处理器缓存上执行访存请求，以模拟在处理器缓存上执行预设应用程序，从而获取处理器缓存的工作机制的测试结果，由于在此过程中根据配置信息生成访存请求，无需使用仿真器执行预设应用程序，减少了执行预设应用程序中与获取访存请求不相关的其他代码所花费的时间，解决了在先技术中每次测试的时间长的问题。
-
Patent Agency Ranking
公开(公告)号：CN117076330B
公开(公告)日：2024-02-02
申请号：CN202311322884.8
申请日：2023-10-12
Applicant: 北京开源芯片研究院
IPC: G06F11/36
Abstract: 本发明实施例提供一种访存验证方法、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待验证的访存模块的功能行为信息，功能行为信息用于描述访存模块运行所需的操作行为；基于功能行为信息构建测试程序，测试程序至少包括第一子程序；第一子程序用于生成访存指令，并设置指令发送顺序，指令发送顺序用于表征访存指令中的加载指令以及存储指令发送至访存模块的顺序；基于第一子程序对访存模块进行验证。通过构建包含第一子程序的测试程序，可以通过第一子程序生成访存指令以及设置指令发送顺序，可以根据指令发送顺序满足不同的访存验证需求，覆盖较多的测试
-
公开(公告)号：CN116933702B
公开(公告)日：2023-12-22
申请号：CN202311188183.X
申请日：2023-09-14
Applicant: 北京开源芯片研究院
IPC: G06F30/33 , G06F30/337
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域。该方法包括：确定被测设计中各被测单元之间的传输信号；根据传输信号，建立被测设计对应的数据流模型；根据被测设计中传输信号的时序特征，建立被测设计对应的功能模型；基于数据流模型和功能模型，对被测设计进行验证。本发明实施例在保证被测设计验证过程的可靠性的同时，也降低了参考模型搭建的难度，提高了本发明实施例提供的验证方法可实现性。
-
公开(公告)号：CN117076330A
公开(公告)日：2023-11-17
申请号：CN202311322884.8
申请日：2023-10-12
Applicant: 北京开源芯片研究院
IPC: G06F11/36
Abstract: 本发明实施例提供一种访存验证方法、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待验证的访存模块的功能行为信息，功能行为信息用于描述访存模块运行所需的操作行为；基于功能行为信息构建测试程序，测试程序至少包括第一子程序；第一子程序用于生成访存指令，并设置指令发送顺序，指令发送顺序用于表征访存指令中的加载指令以及存储指令发送至访存模块的顺序；基于第一子程序对访存模块进行验证。通过构建包含第一子程序的测试程序，可以通过第一子程序生成访存指令以及设置指令发送顺序，可以根据指令发送顺序满足不同的访存验证需求，覆盖较多的测试点，增加了访存验证的覆盖率，提高验证效果。
-
公开(公告)号：CN116933702A
公开(公告)日：2023-10-24
申请号：CN202311188183.X
申请日：2023-09-14
Applicant: 北京开源芯片研究院
IPC: G06F30/33 , G06F30/337
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域。该方法包括：确定被测设计中各被测单元之间的传输信号；根据传输信号，建立被测设计对应的数据流模型；根据被测设计中传输信号的时序特征，建立被测设计对应的功能模型；基于数据流模型和功能模型，对被测设计进行验证。本发明实施例在保证被测设计验证过程的可靠性的同时，也降低了参考模型搭建的难度，提高了本发明实施例提供的验证方法可实现性。
-
公开(公告)号：CN119861971A
公开(公告)日：2025-04-22
申请号：CN202510352829.6
申请日：2025-03-24
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种无效指令生成方法、装置、电子设备及存储介质，涉及计算机技术领域，该方法中，从预设指令集架构对应的指令编码格式集合中选取第一指令编码格式；生成编码长度与第一指令编码格式的固定位段总长度相等的第一随机编码；在第一随机编码，与第一指令编码格式对应的各预设固定编码均不一致的情况下，基于第一随机编码生成预设指令集架构对应的无效指令。可以通过随机生成的方式，直接产生与预设指令架构对应的指令编码格式不符合的无效指令，有助于提升产生预设指令集架构的无效指令的效率。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.038 seconds)
