-
公开(公告)号：CN102185760A
公开(公告)日：2011-09-14
申请号：CN201110091144.9
申请日：2011-04-12
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种单芯片异步通信接口。本发明的单芯片异步通信接口包括时用于提供时钟信号的时钟模块；用于同外部网络进行异步握手通信，并产生控制信号控制数据的输入，以及经过处理后的数据的输出，同时控制时钟模块的启停的输入输出控制器；以及用于根据输入输出控制器的控制信号对输入的数据流进行分发，处理和同步，并将处理后的数据输出至外部网络的同步块。本发明的单芯片异步通信接口通过同步块在时钟的驱动下，根据输入输出控制器的控制信号完成对输入的外部网络数据的同步和处理，并将处理后的数据输出至外部网络，从而满足了异步通信网络之间的数据同步和传输，进而实现网络中不同IP核之间的互连。
-
公开(公告)号：CN102054107A
公开(公告)日：2011-05-11
申请号：CN201010619832.3
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对该数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的算子时空图生成方法及装置通过根据数据控制流中数据流的数据相关性将其展开，并调用算子将数据控制流图转换为算子时空图，根据本方法得到的电路，不仅版图规整性加强，并且能够实现低功耗的优化设计。
-
公开(公告)号：CN101848392A
公开(公告)日：2010-09-29
申请号：CN201010172984.3
申请日：2010-05-07
Applicant: 北京大学深圳研究生院
Abstract: 本发明涉及一种视频编解码装置，包括整数变换和反变换的实现装置；所述整数变换和反变换的实现装置包括相互连接交换数据的组合运算单元和存储转置单元，以及控制所述组合运算单元和存储转置单元协调工作的控制器；所述组合运算单元包括相互连接交换数据的矩阵乘法单元和数据处理单元；所述矩阵乘法单元用于三种基本的对称矩阵的矩阵运算。本发明将整数变换和整数反变换中两类不同的(8×8)×(8×1)的矩阵运算裂解成统一的两个(2×2)×(2×1)的矩阵运算和一个(4×4)×(4×1)的矩阵运算，乘法运算减少了67.5％，加(减)法运算减少了50％，既可以实现整数变换，又可以实现整数反变换，节约了硬件资源，并且具有极大的通用性和可扩展性。
-
公开(公告)号：CN101587469A
公开(公告)日：2009-11-25
申请号：CN200910107661.3
申请日：2009-06-03
Applicant: 北京大学深圳研究生院
IPC: G06F17/14
Abstract: 本发明公开了一种可变长度的快速傅立叶变换装置，包括至少一个固定基数的蝶形单元、可配置基数的蝶形单元、旋转单元和点数模式选择电路，点数模式选择电路分别连接固定基数的蝶形单元和可配置基数的蝶形单元，用于根据设定的快速傅立叶变换的点数控制输入数据对固定基数的蝶形单元旁通或选通，以及控制可配置基数的蝶形单元的基数配置。本发明基于单径延时反馈结构可以实现2 n 点可变长度，而且每个蝶形单元的结构都比较简单，电路面积较小、速度快，功耗也较小。
-
公开(公告)号：CN102183902B
公开(公告)日：2013-08-07
申请号：CN201110087949.6
申请日：2011-04-08
Applicant: 北京大学深圳研究生院
IPC: G05B19/04
Abstract: 本发明公开了一种自适应门控电源控制器，包括用于检测受控电路的输入输出信号的活性状态，并确定出当前电路信号权重值的输入输出检测电路，和与输入输出检测电路相连的用于根据当前电路信号权重值，计算受控电路的当前状态值，从而判断受控电路的工作状态，当判断为受控电路处于休眠状态时，则输出相应的关闭控制信号给电源门控开关和受控电路的电路状态计算单元。本发明通过对当前输入输出信号的活性状态检测，进而判断的电路工作状态，当处于休眠状态时，则生成控制信号控制电源门控开关，从而实时地自适应控制电路的门控电源，进而减小受控电路在休眠状态下由栅极漏电流和亚阈值漏电流引起的静态泄露功耗。
-
Patent Agency Ranking
公开(公告)号：CN102169357B
公开(公告)日：2013-05-08
申请号：CN201110093954.8
申请日：2011-04-14
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种数字信号处理器及其阵列处理器工作电压和时钟频率的调节方法。本发明的阵列处理器的工作电压和时钟频率调节方法通过将目标任务分解为对个子任务，再将子任务映射到各个数字信号处理器中，由各个数字信号处理器监测其所承载的任务量，并根据该任务量对其当前工作电压和时钟频率进行动态调节，从而降低电路的能耗消耗，并且当经过数字信号处理器调节后的工作时钟频率达到理想工作时钟频率时，且此时工作电源电压为能满足该理想工作时钟频率的最低电源电压，则不再进行调节，从而使得该阵列处理器的功耗消耗达到最低。
-
公开(公告)号：CN102075765B
公开(公告)日：2012-12-05
申请号：CN201010619799.4
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: H04N7/46
Abstract: 本发明公开了一种色度插值器，包括依次相连的第一级部件、第二级部件和第三级部件，及用于控制所述第一级部件、第二级部件和第三级部件的控制部件；所述第一级部件包括用于实现加法操作操作的第一级运算单元，所述第二级部件包括用于实现加法操作的第二级运算单元，所述第三级部件包括用于实现移位和取整操作的移位取整单元；所述第一级部件、第二级部件、第三级部件和控制部件均由算子实现。本发明还公开了一种基于算子设计的色度插值器的实现方法，可以加快上述色度插值器的集成电路实现。
-
公开(公告)号：CN102169357A
公开(公告)日：2011-08-31
申请号：CN201110093954.8
申请日：2011-04-14
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种数字信号处理器及其阵列处理器工作电压和时钟频率的调节方法。本发明的阵列处理器的工作电压和时钟频率调节方法通过将目标任务分解为对个子任务，再将子任务映射到各个数字信号处理器中，由各个数字信号处理器监测其所承载的任务量，并根据该任务量对其当前工作电压和时钟频率进行动态调节，从而降低电路的能耗消耗，并且当经过数字信号处理器调节后的工作时钟频率达到理想工作时钟频率时，且此时工作电源电压为能满足该理想工作时钟频率的最低电源电压，则不再进行调节，从而使得该阵列处理器的功耗消耗达到最低。
-
公开(公告)号：CN102075762A
公开(公告)日：2011-05-25
申请号：CN201010619869.6
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: H04N7/36
Abstract: 本发明公开了一种用于视频编码器的帧间预测器的实现方法，包括：将高级程序语言算法描述的视频编码器的帧间预测器的各个功能块映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成帧间预测器硬件集成电路。通过上述可以加快帧间预测器的集成电路实现速度。本发明还公开了一种依据上述方法得到的帧间预测器。
-
公开(公告)号：CN102055981A
公开(公告)日：2011-05-11
申请号：CN201010620016.4
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种用于视频编码器的去块滤波器及其实现方法，所述方法包括以下步骤：将高级程序语言算法描述的视频编码器的去块滤波器的各个滤波函数映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成去块滤波器的硬件集成电路。应用本本发明，使得系统工程师可以根据足以支撑描述高级语言算法的完备算子单元库，实现将用高级语言描述的去块滤波算法到下层硬件电路的快速映射，完成去块滤波器集成电路的快速设计。并且，该种去块滤波器还可以与视频编码器内的其他专用集成电路ASIC部分进行并行流水操作，加快了视频编码器的ASIC的设计速度。该种去块滤波器可以适用于不同的视频编码器结构，具有很好的通用性。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.026 seconds)
