-
Patent Agency Ranking
公开(公告)号：CN119815830A
公开(公告)日：2025-04-11
申请号：CN202411932425.6
申请日：2024-12-26
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本发明提供了一种三维存储器结构及其集成方法，属于半导体技术领域。本发明存储器结构由多个单元结构自下而上堆叠组成，每个单元结构包括一种环栅低功耗双向导通器件作为存储器的写入管和一种环沟道高性能器件作为存储器的读出管，写入管的源端同时作为读出管的栅端，实现写入管和读出管在水平方向上的连接；本发明存储器结构同时实现保持时间长、读出速度快、功耗低等优势，且在有限的面积内实现多层存储单元的堆叠，增加存储密度；本发明方法使得存储结构中的多个重复性单元结构共用光刻、刻蚀、离子注入、退火等工艺步骤，显著降低了存储结构中每比特存储信息的工艺成本。
-
公开(公告)号：CN117914479A
公开(公告)日：2024-04-19
申请号：CN202410023974.5
申请日：2024-01-08
Applicant: 北京大学
Abstract: 本发明一种物理不可克隆函数电路及其控制方法，属于半导体技术领域。本发明将存储应用和物理不可克隆函数应用集成在同一电路中，包括阵列电路、地址译码电路、驱动电路、参考电压产生电路和读取电路，阵列电路由单元电路沿横向、纵向重复排列而成，单元电路包含一个P型的带有漏端欠覆盖区的隧穿场效应晶体管作为写入管、一个N型的带有漏端欠覆盖区的隧穿场效应晶体管作为读出管和一个电容作为放大单元；读取电路包括多路选择器和差分放大器；驱动电路包括写入字线驱动电路、写入位线驱动电路、读出字线驱动电路、读出位线驱动电路和密钥产生线驱动电路。本发明能降低物理不可克隆函数电路的原始误码率、密钥泄漏风险和硬件代价。
-
公开(公告)号：CN117809707A
公开(公告)日：2024-04-02
申请号：CN202410023975.X
申请日：2024-01-08
Applicant: 北京大学
IPC: G11C11/406 , G11C11/4074 , G11C11/408 , G11C11/4094
Abstract: 本发明提供了一种基于隧穿场效应晶体管的动态随机存取存储器阵列及其控制方法。该存储器阵列由存储单元沿横向、纵向重复排列而成，同一行存储单元共用一条写入字线和一条读出字线，同一列存储单元共用一条写入位线和一条读出位线；存储单元包括一个P型隧穿场效应晶体管作为写入管、一个N型隧穿场效应晶体管作为读出管、一个电容作为放大单元，写入管、读出管和电容相互连接共同构成存储节点SN，写入管栅极接写入字线、漏极接写入位线、源极接存储节点，读出管栅极接存储节点、漏极接读出位线、源极接地，电容一端接存储节点、一端接读出字线。本发明能延长动态随机存取存储的保持时间、降低功耗、缓解读串扰问题，增大存储窗口和阵列规模。
-
公开(公告)号：CN117641936A
公开(公告)日：2024-03-01
申请号：CN202311555990.0
申请日：2023-11-21
Applicant: 北京大学
IPC: H10B53/30
Abstract: 本发明提供了一种铁电存储器的制备方法，属于半导体存储器技术领域。本发明将铁电存储器的制备集成进入传统CMOS后道工序中，在生长铁电存储器叠层材料，即下电极层、铁电层、上电极层之前，通过形成填充层的方法将金属互联线与铁电存储器隔离开，且后续的对准标制备以及铁电存储器的图形化，均用填充层作为刻蚀停止层，不仅解决了刻蚀污染与对准标缺失问题，而且不影响常规金属互连线和通孔的制备。
-
公开(公告)号：CN116565000A
公开(公告)日：2023-08-08
申请号：CN202310609404.X
申请日：2023-05-26
Applicant: 北京大学
IPC: H01L29/06 , H01L29/78 , H01L21/8238
Abstract: 本发明提供了一种四端隧穿场效应晶体管及其制备方法，属于微纳电子学技术领域。本发明提出的四端隧穿场效应晶体管结构，四端TFET器件的衬底区都有一个零偏或者反偏的PN结，可以抑制TFET器件之间以及TFET和CMOS之间的漏电。在所有电路应用场景下，保证TFET电路以及TFET‑CMOS混合电路的低功耗优势与正常工作，提升了电路可靠性。该四端TFET器件的源端既可以采用单一掺杂类型的隧穿结设计，也可以采用两种掺杂类型的混合机制结设计。且本发明采用体硅CMOS中已有的成熟工艺步骤，工艺简单，使得隧穿场效应晶体管真正有了大规模应用和量产的潜力。
-
-
-
-
Search Results
25
records
(took 0.015 seconds)
