公开(公告)号：CN114677548B

公开(公告)日：2022-10-14

申请号：CN202210579664.2

申请日：2022-05-26

Applicant: 之江实验室

Inventor： 高丽丽 ,  时拓 ,  刘琦 ,  张程高 ,  顾子熙 ,  王志斌 ,  李一琪 ,  张徽

IPC: G06V10/764 ,  G06V10/82 ,  G06K9/62 ,  G06N3/04 ,  G06N3/063 ,  G06N3/08

Abstract: 本发明公开了基于阻变存储器的神经网络图像分类系统及方法，系统包括依次连接的输入层、一组卷积层和全连接层，为卷积层配合设置卷积量化层、卷积反量化层、激活层和池化层，方法包括步骤S1：对待分类的图像进行归一化，得到归一化后的图像；步骤S2：对归一化后的图像进行训练集和测试集的构建；步骤S3：构建基于阻变存储器的神经网络模型；步骤S4：将训练集输入到基于阻变存储器的神经网络模型中，进行量化感知训练，得到量化感知训练后的模型参数，包括如下步骤：步骤S5：将测试集图像输入训练好的神经网络，进行进行前向推理测试。

公开(公告)号：CN114004343B

公开(公告)日：2022-10-14

申请号：CN202111663000.6

申请日：2021-12-31

Applicant: 之江实验室

Inventor： 高丽丽 ,  时拓 ,  张程高 ,  顾子熙 ,  王志斌 ,  李一琪

IPC: G06N3/04 ,  G06Q10/04

Abstract: 本发明公开了基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置，首先将加权图的边和顶点直接映射到基于忆阻器的脉冲耦合神经网络上的突触和神经元，通过记录神经元的激活时间和给定神经元的连通性，以高度并行的脉冲传播，获得从起始神经元到所有其他神经元的最短路径。本发明提出的基于忆阻器的脉冲耦合神经网络，充分利用了忆阻器物理特性的高度并行性，以较低的时间复杂度和空间复杂度实现了最短路径的获取。并且在八顶点加权图中获得100%的路径最优性，能耗低至0.33μJ。

公开(公告)号：CN114463161B

公开(公告)日：2022-09-13

申请号：CN202210377006.5

申请日：2022-04-12

Applicant: 之江实验室

Inventor： 李一琪 ,  时拓 ,  张程高 ,  顾子熙 ,  王志斌 ,  高丽丽

IPC: G06T1/40 ,  G06T1/60 ,  G06N3/04 ,  G06N3/063

Abstract: 本发明涉及忆阻器应用技术领域，尤其涉及一种基于忆阻器的神经网络处理连续图像的方法和装置，该方法包括以下步骤：步骤一，对神经网络的每一层进行阵列映射，并对阵列上的计算核进行串并行排列；步骤二，将单张图像输入经过步骤一设置的神经网络，统计出神经网络的每一层的图像处理时间，得到神经网络对单张图像处理的总时长，后选取出处理时间最长的神经网络层并得到其对应的处理时长，根据总时长和单层神经网络最长处理时长，得到神经网络的最大并行图像数量；步骤三，输入小于或等于最大并行图像数量的图像至经过步骤一设置的神经网络，进行并行处理。本发明加快了忆阻器上深度神经网络处理大量或者连续图像的效率。

公开(公告)号：CN114816335A

公开(公告)日：2022-07-29

申请号：CN202210738210.5

申请日：2022-06-28

Applicant: 之江实验室

Inventor： 顾子熙 ,  时拓 ,  刘琦 ,  张程高 ,  高丽丽 ,  王志斌 ,  李一琪

IPC: G06F7/575

Abstract: 本发明公开了一种忆阻器阵列符号数乘法实现方法、装置及设备，装置包括忆阻器阵列和移位计算模块，忆阻器阵列的输入端和输出端分别与移位计算模块连接，方法包括步骤S1：确定带有符号的输入值，并将其转换为二进制补码形式；步骤S2：依据忆阻器阵列单次输入的位宽，将输入值拆分，其中最高位为符号位，从最低位开始依次输入到忆阻器阵列中进行乘法计算；步骤S3：忆阻器阵列单次输出值为最高位时做移位减法操作，其余位时均做移位加法操作；步骤S4：输出忆阻器阵列的最终乘法计算结果。本发明的忆阻器阵列符号数乘法实现方式，适用于神经网络计算，改善了部分场景下输入值仅为无符号数的限制，通用性强，几乎没有额外的硬件资源消耗。

公开(公告)号：CN114400031A

公开(公告)日：2022-04-26

申请号：CN202210292126.5

申请日：2022-03-24

Applicant: 之江实验室

Inventor： 张程高 ,  顾子熙 ,  时拓 ,  刘琦 ,  高丽丽 ,  王志斌 ,  李一琪

IPC: G11C13/00 ,  G06F7/544

Abstract: 本发明公开一种补码映射的RRAM存算一体芯片及电子设备，芯片包括控制选通模块、RRAM阵列模块、补码量化模块，所述控制选通模块接收输入信号，连接于RRAM阵列模块中的位线、源线、字线上，对RRAM阵列模块进行选通与读写控制；补码量化模块连接于RRAM阵列模块中的输出线上，数字输入信号通过控制选通模块经过位线BL输入到RRAM阵列模块，经过RRAM阵列模块与其以补码形式存储的权重值相乘加后，输出模拟信号至补码量化模块；补码量化模块将模拟信号以补码形式完成量化，输出数字信号结果。相比传统方式，本发明实现了2T1R RRAM阵列乘加运算的补码量化，可节省近一半RRAM阵列资源，减小芯片面积，降低功耗。

公开(公告)号：CN113870921A

公开(公告)日：2021-12-31

申请号：CN202111456209.5

申请日：2021-12-02

Applicant: 之江实验室

Inventor： 顾子熙 ,  时拓 ,  张程高 ,  高丽丽 ,  王志斌 ,  李一琪

IPC: G11C13/00

Abstract: 本发明公开了一种忆阻器阵列上符号数映射方法，该映射方法将有符号数以补码的表达形式直接映射在忆阻器阵列上，并依据不同映射数的位宽以及忆阻器精度获得映射方案。首先，需要确认当前忆阻器类型器件为二值还是多值，如果是多值器件需再确认单元精度；然后，确定所映射符号数的位宽，并将符号数转为补码形式下的二进制数；最后，得出该符号数映射方案。本发明适用于神经网络计算，该方法映射符号数所占用忆阻器资源消耗小，通用性强，数值覆盖范围和实际表达范围一样。