-
公开(公告)号：CN202978893U
公开(公告)日：2013-06-05
申请号：CN201220584975.X
申请日：2012-11-08
Applicant: 东南大学
IPC: H03K23/00
Abstract: 一种串行数字音频总线I2S接口时钟电路的分频电路，包括串行时钟SCLK产生模块SCLK_GEN、字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN；所述配置分频因子模块DIV_GEN的第一分频因子N1和第二N2分频因子数据输出端分别连接到串行时钟SCLK产生模块SCLK_GEN的两个分频因子数据输入端；所述串行时钟SCLK产生模块SCLK_GEN的I2S主时钟MCLK输入端接收外部I2S主时钟MCLK信号；所述串行时钟SCLK产生模块SCLK_GEN的串行时钟SCLK输出端连接所述字段选择信号WS产生模块WS_GEN的串行时钟SCLK输入端；字段选择信号WS产生模块WS_GEN的分频因子数据输入端接收外部分频因子数据；所述配置分频因子模块DIV_GEN采用分频值产生电路；所述字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN都采用可配置分频器。
Search Results
21
records
(took 0.031 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
