-
公开(公告)号：CN102842488A
公开(公告)日：2012-12-26
申请号：CN201210303906.1
申请日：2012-08-24
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/02 , H01L21/768 , H01L27/146
Abstract: 本发明提供了一种在衬底的双面制造器件的方法以及衬底。所述方法包括如下步骤：提供器件衬底，所述器件衬底具有相对的第一表面和第二表面，且第一表面具有多个器件；提供第一支撑衬底，所述第一支撑衬底表面具有第一绝缘层；以第一绝缘层为中间层，将器件衬底的第一表面同第一支撑衬底键合；减薄器件衬底的第二表面；在器件衬底的暴露出的第二表面上制作器件。本发明的优点在于，在第二表面制作器件的工艺步骤不会对第一表面造成影响，并且由于键合了第一支撑衬底作为支撑结构而不必担心碎裂问题。
-
公开(公告)号：CN102768983A
公开(公告)日：2012-11-07
申请号：CN201210240144.5
申请日：2012-07-12
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明提供了一种带有绝缘埋层的混合晶向衬底的制备方法，包括如下步骤：a）提供支撑衬底和剥离衬底，所述剥离衬底包括第一器件层和第一器件层表面的第二器件层，所述支撑衬底表面具有第一区域和第二区域；b）在支撑衬底和/或第二器件层表面形成绝缘层；c）采用注入起泡离子的方式，在第一器件层中形成剥离层；d）通过绝缘层将支撑衬底和剥离衬底键合在一起；e）对剥离层实施退火以对剥离衬底实施剥离，保留支撑衬底表面的第一和第二器件层；f）将支撑衬底第二区域中的第一器件层再结晶，并且在第一区域和第二区域的界面处形成分隔第一器件层的侧墙。
-
公开(公告)号：CN102623362A
公开(公告)日：2012-08-01
申请号：CN201110449518.X
申请日：2011-12-29
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/60 , H01L21/56 , H01L23/522 , H01L23/482 , H01L25/00
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了涉及一种三维封装方法以及封装体，所述方法包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括支撑层、支撑层表面的重掺杂层以及重掺杂层表面的器件层，所述器件层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的支撑层和重掺杂层；在器件层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。
-
公开(公告)号：CN102201362A
公开(公告)日：2011-09-28
申请号：CN201110123907.3
申请日：2011-05-13
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/304
Abstract: 一种制备任意厚度的带有绝缘埋层的衬底的方法，采用了研磨的方法将器件衬底和支撑衬底研磨减薄到接近目标厚度，再采用抛光工艺做精细加工，且在研磨减薄工艺中特别为器件衬底预留了更多的余量，以保证器件衬底能够得到更为精细的抛光。以上方法通过将常规的研磨和抛光等工艺巧妙结合，并根据目标厚度来控制每一步实施完毕后所保留的衬底厚度，从而做到了能够在支撑衬底的机械强度允许的范围内将支撑衬底减薄到任意厚度。
-
公开(公告)号：CN102983074B
公开(公告)日：2015-10-14
申请号：CN201210500197.6
申请日：2012-11-30
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/3105
Abstract: 本发明一种减薄器件层的方法以及衬底的制备方法，所述减薄器件层的方法，包括如下步骤：提供一复合衬底，所述复合衬底包括支撑层、支撑层表面的绝缘埋层以及绝缘埋层表面的器件层；采用热氧化法在器件层和支撑层表面形成相同厚度的第一和第二热氧化层；采用单面研磨法减薄器件层表面的第一热氧化层至预定厚度；同时减薄器件层和支撑层表面的第一和第二热氧化层，至器件层表面的第一热氧化层全部被除去，而支撑层表面保留有减薄后的第二热氧化层。本发明的优点在于，仅采用了一步热氧化工艺，既达到了降低器件层厚度的目的，又同时在支撑层表面形成了用来调节厚度的第二热氧化层。
-
Patent Agency Ranking
公开(公告)号：CN102768981B
公开(公告)日：2015-08-26
申请号：CN201210233324.0
申请日：2012-07-06
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明提供了一种带有绝缘埋层衬底的制备方法，包括如下步骤：提供具有相同材料的支撑衬底和器件衬底；采用单面抛光工艺抛光支撑衬底的表面；在支撑衬底的抛光后表面和/或器件衬底的一表面形成绝缘层；以绝缘层为中间层将支撑衬底和器件衬底键合在一起；研磨减薄器件衬底；采用单面抛光工艺抛光器件衬底的被研磨表面，所采用的工艺参数与抛光支撑衬底表面相同。本发明的优点在于，两次抛光工艺采用相同的工艺条件，故抛光后的器件衬底表面应当拥有与支撑衬底表面相同的表面形貌，这样器件衬底表面与支撑衬底表面的形貌配合，能够保证了器件层的厚度是均匀的。
-
公开(公告)号：CN102637607A
公开(公告)日：2012-08-15
申请号：CN201110449519.4
申请日：2011-12-29
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/50 , H01L21/768
Abstract: 本发明提供了一种三维封装方法，包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层，所述轻掺杂层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层；在轻掺杂层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于，通过采用具有轻掺杂层和重掺杂层的半导体衬底，可以在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。
-
公开(公告)号：CN102214613A
公开(公告)日：2011-10-12
申请号：CN201110123908.8
申请日：2011-05-13
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/98
CPC classification number: H01L2224/16145
Abstract: 一种三维封装的方法，包括下列步骤：提供一个表面已经制作器件的初始衬底；提供N个叠层衬底，所述叠层衬底包括器件层和位于器件层下方的离子富集层；将初始衬底与一个叠层衬底进行贴合；腐蚀叠层衬底并停止于离子富集层的位置；在叠层衬底中形成器件的电学引线；重复上述步骤，将N个叠层衬底依次键合，形成具有N+1个器件层的三维封装结构；所述N为大于1的整数。
-
公开(公告)号：CN103077885A
公开(公告)日：2013-05-01
申请号：CN201310036848.5
申请日：2013-01-31
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/02
Abstract: 本发明提供了一种受控减薄方法以及半导体衬底，所述受控减薄方法包括如下步骤：提供一半导体衬底；在所述半导体衬底中的一预定深度处形成一特征图形层，所述特征图形层用于标定减薄的停止位置；减薄半导体衬底，并同时观察减薄表面是否出现特征图形，一旦出现特征图形，立即停止减薄。本发明的优点在于，采用在预定深度的位置制备识别图形来控制减薄的停止时机，可以精确控制减薄厚度，且具有较高的均匀性。
-
公开(公告)号：CN102768980A
公开(公告)日：2012-11-07
申请号：CN201210233289.2
申请日：2012-07-06
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/02
Abstract: 本发明涉及半导体材料制造领域，尤其涉及一种衬底的表面处理方法，以及带有绝缘埋层衬底的制作方法。所述衬底的表面处理方法包括如下步骤：提供一衬底；研磨减薄衬底的一表面；采用能够腐蚀衬底自然氧化层的腐蚀液腐蚀研磨后的表面；采用化学机械抛光工艺抛光腐蚀后的表面。本发明经对研磨工艺的仔细研究发现，研磨减薄的过程中，高速研磨会产生高温，虽然有水冷，但是仍然会在损伤的表面形成一层自然氧化层。故本发明通过采用能够腐蚀被研磨衬底自然氧化层的腐蚀液腐蚀研磨后的表面，除去自然氧化层，进而降低研磨后的CMP工艺对顶层硅总厚度均匀性偏差的影响，提高产品的厚度均匀性。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.043 seconds)
