电压检测电路和使用它的内部电压发生电路

    公开(公告)号:CN100382419C

    公开(公告)日:2008-04-16

    申请号:CN02820260.0

    申请日:2002-09-11

    Inventor: 飞田洋一

    Abstract: 本发明提供稳定生成所需的内部电压的内部电压发生电路和电压检测电路。电压检测电路包含:在栅极接受基准电压的绝缘栅型场效应晶体管;与该绝缘栅型场效应晶体管串联在内部节点之间的压降元件群。对绝缘栅型场效应晶体管的阈值电压和下降电压作为电压成分包含的电源电压进行电阻分割,生成基准电压。如果基准电压和内部电压的差变为给定值以上,电流就流向该压降元件群和绝缘栅型场效应晶体管,检测节点的电压下降,检测到内部电压的下降。基准电压把该晶体管的阈值电压和压降元件群的下降电压作为构成要素而包含,抵消这些参数的偏移,对电阻分割设定所需电压。

    采样保持电路以及使用它的图像显示装置

    公开(公告)号:CN100375144C

    公开(公告)日:2008-03-12

    申请号:CN03801982.5

    申请日:2003-06-27

    Inventor: 飞田洋一

    CPC classification number: G09G3/3688

    Abstract: 本发明的采样保持电路(14)包括:连接在数据线(6)和第1节点(N10)之间的第1开关(15);连接在第1节点(N10)和第2节点(N20)之间的第2开关(16);连接在第2节点(N20)和共用电位(VCOM)的线之间的电容器(19);把与第2节点(N20)相等的电位施加给第1节点(N10)以及液晶单元(2)的一电极的驱动电路(20)。第1开关(15)以及第2开关(16)在扫描线(4)是“H”电平的情况下导通。

    包括用于灰度等级显示的解码电路的显示装置

    公开(公告)号:CN100369103C

    公开(公告)日:2008-02-13

    申请号:CN200410068693.4

    申请日:2004-09-02

    Inventor: 飞田洋一

    Abstract: 本发明提出一种包括用于灰度等级显示的解码电路的显示装置,其中的解码电路(70)包括分别对应于灰度等级电压(V1~V64)的解码路径(DP(1)~DP(64))。各解码路径具有分别对应于显示信号位(D0~D5)的串联连接的解码晶体管。在所选的解码路径中,串联连接的解码晶体管全部导通,而向解码电路的输出节点传送对应的灰度等级电压。各解码晶体管的栅极与分别传送对应的显示信号位及其反信号的第一和第二信号线(SL和ZSL)的一个信号线相连。不与栅极相连的另一个信号线进行配置,使得在与该解码晶体管的源极或栅极电连接的节点之间形成与栅极电容相同的寄生电容。由此,可以不增大电路面积,提高解码电路的抗噪声性。

    移位寄存器电路及具有该移位寄存器电路的图像显示装置

    公开(公告)号:CN101079243A

    公开(公告)日:2007-11-28

    申请号:CN200710104570.5

    申请日:2007-05-25

    Inventor: 飞田洋一

    CPC classification number: G11C19/28 G09G3/20 G09G3/3677 G11C19/184

    Abstract: 在可以使信号双向移位的移位寄存器中,防止因晶体管的漏电流以及阈值电压移位引起的误动作。双向单位移位寄存器包括:向输出端子(OUT)供给第一时钟信号(CLK)的第一晶体管(Q1);基于第二时钟信号使输出端子(OUT)放电的第二晶体管(Q2);分别对作为第一晶体管(Q1)的栅极源极第一节点供给互补的第一以及第二电压信号(Vn)、(Vr)的第三以及第四晶体管(Q3)、(Q4);连接在第一节点和输出端子(OUT)之间的第五晶体管(Q5)。在晶体管(Q1)的栅极为L(低)电平时,第五晶体管(Q5)基于第一时钟信号(CLK)变为导通状态。

    半导体存储装置
    25.
    发明公开

    公开(公告)号:CN101042928A

    公开(公告)日:2007-09-26

    申请号:CN200710093607.9

    申请日:1997-03-01

    Abstract: 一种半导体存储装置,其特征在于具有被配置在多个位线和多个字线的交点上的存储器单元的存储器单元阵列;选择上述字线的行解码器;选择上述位线的位线选择装置;用于选择被连接到这个位线选择装置上的列选择线并将选择信号提供给位线选择装置的列解码器;形成两层列选择线并在任意处连接两层的列选择线间。

    移位寄存器电路及具备该电路的图像显示装置

    公开(公告)号:CN101030361A

    公开(公告)日:2007-09-05

    申请号:CN200710087993.0

    申请日:2007-01-05

    Inventor: 飞田洋一

    Abstract: 本发明目的在于防止移位寄存器电路的误工作,提高工作可靠性。移位寄存器电路包括:输出端子(OUT)和第1时钟端子(A)之间的晶体管(Q1);输出端子(OUT)和第1电源端子(s1)之间的晶体管(Q2);以及将晶体管(Q1)的栅极所连接的节点(N1)作为输入端并将晶体管(Q2)的栅极所连接的节点(N2)作为输出端的倒相器。该倒相器包括:串联连接在节点(N2)和第1电源端子(s1)之间并分别具有与节点(N1)连接的栅极的晶体管(Q7A、Q7B);连接在节点(N2)和第3电源端子(s3)之间并具有与该第3电源端子(s3)连接的栅极的晶体管(Q6);以及连接在作为晶体管(Q7A)和晶体管(Q7B)的连接节点的第3节点和第4电源端子(s4)之间并具有与节点(N2)连接的栅极的晶体管(Q8)。

    显示装置
    27.
    发明授权

    公开(公告)号:CN1305023C

    公开(公告)日:2007-03-14

    申请号:CN03107637.8

    申请日:2003-03-20

    Inventor: 飞田洋一

    Abstract: 提供一种设有耐噪音性高、且电路面积小的解码电路的可进行灰度显示的图像显示装置。在按照显示信号位(D0~D5)选择多个等级的灰度级电压而进行灰度显示的显示装置的解码电路(70)中,各灰度级电压的传送路线都通过并联由六个N型晶体管(T0a~T5a)形成的串联路线和由六个P型晶体管(T0b~T5b)形成的串联路线而构成。在N型晶体管(T0a~T5a)的栅极上输入显示信号位(D0~D5)或者它们的反相位。在P型晶体管(T0b~T5b)的栅极上以分别与N型晶体管(T0a~T5a)相反的极性输入显示信号位(D0~D5)或者它们的反相位。

    采样保持电路以及使用它的图像显示装置

    公开(公告)号:CN1615506A

    公开(公告)日:2005-05-11

    申请号:CN03801982.5

    申请日:2003-06-27

    Inventor: 飞田洋一

    CPC classification number: G09G3/3688

    Abstract: 本发明的采样保持电路(14)包括:连接在数据线(6)和第1节点(N10)之间的第1开关(15);连接在第1节点(N10)和第2节点(N20)之间的第2开关(16);连接在第2节点(N20)和共用电位(VCOM)的线之间的电容器(19);把与第2节点(N20)相等的电位施加给第1节点(N10)以及液晶单元(2)的一电极的驱动电路(20)。第1开关(15)以及第2开关(16)在扫描线(4)是“H”电平的情况下导通。

Patent Agency Ranking