事务内的指令采样
    12.
    发明公开

    公开(公告)号:CN107003895A

    公开(公告)日:2017-08-01

    申请号:CN201580064594.5

    申请日:2015-11-23

    Abstract: 数据处理装置(4)包括用于执行形成事务的一部分的程序指令的处理电路(6),该事务执行以生成推测性更新并且如果事务没有冲突地完成则提交推测性更新。指令采样电路(44)捕获与经采样的指令的执行有关的指令诊断数据(IDD)。事务跟踪电路(46)检测经采样的指令是否在事务内,并且如果如此,则跟踪与事务相关联的推测性更新是否被提交并捕获指示推测性更新是否被提交的事务诊断数据(TDD)。因此,与经采样的指令有关的指令诊断数据和与包含经采样的指令的事务的结局有关的事务诊断数据二者被捕获。

    控制调试异常的产生
    13.
    发明授权

    公开(公告)号:CN103339614B

    公开(公告)日:2016-11-30

    申请号:CN201280006707.2

    申请日:2012-01-19

    Abstract: 一种数据处理装置,包括:数据处理电路,用于响应于程序指令的执行而执行数据处理操作,以及调试电路,用于执行操作。该数据处理装置包括数据储存装置,该数据储存装置用于储存当前调试异常掩码值。该数据处理电路被配置为响应于执行关键代码而在该数据储存装置中将该当前调试异常掩码值设为第一值,并且在该关键代码的执行终止时重置该当前调试异常掩码值以不储存该第一值;其中该数据处理电路被配置为,响应于从该调试电路接收到指示调试异常将被执行的控制信号,如果该当前调试异常掩码值不被设为该第一值时,则允许异常被执行,以及如果该当前调试异常掩码值被设为该第一值时,则不允许该异常被执行。

    能在多个特权层级执行指令的数据处理装置中的性能监控

    公开(公告)号:CN105373467A

    公开(公告)日:2016-03-02

    申请号:CN201510450551.2

    申请日:2015-07-28

    Abstract: 本申请涉及能在多个特权层级执行指令的数据处理装置中的性能监控,提供了一种具有处理电路系统的数据处理装置,该处理电路系统可在多个特权层级中的一者处执行指令。该装置包括多个性能监控电路。响应于在第一特权层级处执行的指令,能够设置第一配置数据,以控制由性能监控电路的第一子集执行的性能监控。能够响应于在高于第一特权层级的第二特权层级处执行的指令而设置禁用控制标志。如果禁用控制标志具有预定值,则在处理电路系统正在第二特权层级处执行指令时,性能监控控制电路系统禁用由性能监控电路的第一子集执行的性能监控。

    用于数据处理的装置、方法和计算机可读存储介质

    公开(公告)号:CN111742296B

    公开(公告)日:2024-08-16

    申请号:CN201980014746.9

    申请日:2019-02-15

    Abstract: 数据处理装置包括:向量处理电路,用于根据与数据向量的位置相关联的相应的谓词标志的状态,选择性地应用由向量处理指令限定的向量处理操作以生成数据向量的一个或多个数据元素,该数据向量包括位于数据向量的相应的数据元素位置处的多个数据元素;以及生成器电路,用于生成指示向量处理电路针对所选向量处理指令的处理活动的指令采样数据,所述指令采样数据至少指示在执行所选向量处理指令时的谓词标志的状态。

    用于在调试设备时访问元数据的装置和方法

    公开(公告)号:CN111742303B

    公开(公告)日:2024-04-19

    申请号:CN201980014283.6

    申请日:2019-01-17

    Abstract: 提供了用于在调试设备时访问元数据的装置和方法。具体地,提供了调试访问端口电路,该调试访问端口电路包括:调试接口,用于接收来自调试器的命令;以及总线接口,用于耦合到总线以使得调试器能够访问设备的存储器系统。该设备对由具有相关联的元数据项的数据颗粒形成的数据进行操作,并且总线接口使得能够通过总线在存储器系统和总线接口之间来传送数据颗粒和元数据项两者。调试访问端口电路系统还具有多个存储元件,这些存储元件通过从调试器发出的命令而可访问,使得根据命令所访问的存储元件来控制通过总线接口在存储器系统中执行的访问。

    指针之外的写入
    17.
    发明公开

    公开(公告)号:CN117130953A

    公开(公告)日:2023-11-28

    申请号:CN202310576705.7

    申请日:2023-05-22

    Abstract: 公开了数据处理装置和数据处理的方法,其中处理元件维持存储器中的缓冲器以支持该处理元件执行的数据处理。写入指针指示该缓冲器中的当前写入位置。高速缓存保持经受该数据处理操作的该数据的副本,并且在高速缓存行数据单元中执行从该存储器到该高速缓存中的分配以及从该高速缓存到该存储器的回写。当该处理元件在由该写入指针确定的位置处执行对该缓冲器的数据写入时,该处理器在与该缓冲器中的数据写入的前进方向相对应的更新方向上更新该写入指针,并且该缓冲器中的该前进方向上由该写入指针指示的该位置和边界位置之间的另外的位置被发信号通知用预定值来写入。

    偶发加载抑制
    19.
    发明授权

    公开(公告)号:CN107851012B

    公开(公告)日:2022-06-10

    申请号:CN201680042109.9

    申请日:2016-06-21

    Abstract: 一种数据处理系统(2)支持矢量加载指令的非推测性运行,其中,矢量加载指令执行数据值的至少一次偶发加载。故障检测电路(26)用来检测偶发加载是产生故障的偶发加载还是无故障的偶发加载。偶发加载抑制电路(28)检测并抑制与预定标准匹配的无故障偶发加载,该与预定标准匹配的无故障偶发加载可导致架构状态的非期望的变化(非期望的副作用)。此类预定标准的示例为该偶发加载是至非存储器设备的或者该偶发加载会触发诊断响应,例如,进入暂停调试模式或者触发调试异常。

    用于多线程数据处理的装置、方法和计算机可读存储介质

    公开(公告)号:CN106055448B

    公开(公告)日:2022-04-08

    申请号:CN201610180138.3

    申请日:2016-03-25

    Abstract: 本公开涉及在多线程数据处理装置中的事件监控。在执行多线程数据处理的装置中,事件处理电路自数据处理电路接收指示已在数据处理操作期间发生的事件的事件信息。可见性配置储存器保持一组可见性配置值,各可见性配置值与多个线程中的一线程相关联且事件处理电路调适此电路对事件信息的使用以限制事件信息对线程的软件的可见性,这些线程不同于当产生事件信息的线程的可见性配置值具有预定值时产生事件信息的线程。如此允许支持多线程事件监控,同时保护事件信息不受希望将其可见性对其他线程的软件限制的特定线程的影响。

Patent Agency Ranking