公开(公告)号：CN111209571A

公开(公告)日：2020-05-29

申请号：CN202010013053.2

申请日：2020-01-07

Applicant: 天津飞腾信息技术有限公司

Inventor： 舒奕棋 ,  刘勇鹏 ,  郭御风 ,  刘志峰 ,  江南 ,  曾维 ,  苏航 ,  杨勋 ,  李信德 ,  谢鹏

IPC: G06F21/57 ,  G06F21/64 ,  G06F21/74 ,  G06F9/54

Abstract: 本发明提供了一种基于ARM处理器的安全世界与非安全世界的通信方法，ARM处理器包括至少两个处理器核，两个处理器核中的第一处理器核的执行环境为安全世界，两个处理器核中的第二处理器核的执行环境为非安全世界，通信方法包括：第二处理器核在检测到非安全世界存在需通过安全世界处理的事项时，向第一处理器核发送安全中断信号，并将事项写入预先设置的共享内存中；第一处理器核在接收到安全中断信号时，从共享内存中获取事项，并处理事项得到处理结果；第一处理器核向第二处理器核发送非安全中断信号，并将处理结果写入共享内存中；第二处理器核在接收到非安全中断信号时，从共享内存中获取处理结果。本发明能提高电子设备数据的安全性。

公开(公告)号：CN110825344A

公开(公告)日：2020-02-21

申请号：CN201911100628.8

申请日：2019-11-12

Applicant: 天津飞腾信息技术有限公司

Inventor： 胡权 ,  刘艳丽 ,  张璐 ,  张旭 ,  冯彦朝 ,  朱青山 ,  徐华丽 ,  江南 ,  谢文俊 ,  郭御风 ,  张明 ,  马卓

IPC: G06F5/06

Abstract: 本发明公开了一种异步数据传输方法和结构，在需要写入数据时，数据首先写入同步FIFO存储器，当同步FIFO存储器非空且异步FIFO存储器非满时，逻辑模块使能同步FIFO存储器的读信号和异步FIFO存储器的写信号，将写入同步FIFO存储器的数据传递到异步FIFO存储器中，直至同步FIFO存储器中为空或者异步FIFO存储器为满；需要读取数据时，数据直接从异步FIFO中直接读出；通过查询同步FIFO存储器获知当前FIFO存储器的有效数据条目。本发明将同步FIFO存储器和异步FIFO存储器结合使用，既能满足数据跨时钟传递，又能获取当前FIFO存储器内部有效数据条目，最大限度的降低了逻辑的复杂度，解决了现有技术中读/写信号持续周期与FIFO存储器使用的时钟关系不确定而引起可靠性较差的技术问题。