公开(公告)号：CN103309391A

公开(公告)日：2013-09-18

申请号：CN201310198308.7

申请日：2013-05-24

Applicant: 福州大学

Inventor： 胡炜 ,  许育森 ,  黄继伟 ,  黄凤英 ,  林安 ,  安奇

IPC: G05F1/567

Abstract: 本发明涉及一种高电源抑制比、低功耗基准电流和基准电压产生电路，其特征在于：包括PMOS管P1、P2和P3以及NMOS管N1、N2、N3、N4和N5，电源VDD连接所述N1的栅极、所述P1、P2和P3的源极以及所述N2和N3的漏极，所述P1的漏极连接所述P1、P2和P3的栅极以及所述N1的漏极，所述N1的源极连接所述N3的源极和所述N4的漏极，所述N4的栅极连接所述N5的栅极和漏极以及所述P2的漏极，所述N2的栅极连接所述N3的栅极和漏极，所述N2、N4和N5的源极连接电源GND，所述P3的漏极作为所述基准电流产生电路的输出端。本发明的电路功耗极低，面积小，电源抑制比高。

公开(公告)号：CN202330526U

公开(公告)日：2012-07-11

申请号：CN201120470466.X

申请日：2011-11-24

Applicant: 福州大学

Inventor： 胡炜 ,  何明华 ,  王法翔 ,  张志晓

IPC: G01R19/00

Abstract: 本实用新型涉及一种高精度动态比较器的输入失调电压测试电路，一比较器；一钟控SR锁存器；其输入端与所述比较器的输出端连接；一单位增益放大器，其输入端与所述钟控SR锁存器的输出端连接；一缓冲器，输入为单位增益放大器的输出，以提高其驱动能力和带负载能力以及一二阶积分器，其输入端与所述缓冲器的输出端连接，输出端为所述比较器提供一反馈电压。本实用新型只要通过对动态比较器的一次仿真就可以获得输入失调电压，并且测试精度可人为控制，实现了测试的快速性及准确可调性。

公开(公告)号：CN203825520U

公开(公告)日：2014-09-10

申请号：CN201420228869.7

申请日：2014-05-07

Applicant: 福州大学

Inventor： 胡炜 ,  池上升 ,  许育森 ,  杨圣楠

IPC: G05F1/56

Abstract: 本实用新型涉及一种新型的低功耗无电阻型基准电压产生电路。包括一启动单元，所述启动单元经负温度系数电压产生单元和正温度系数电压产生单元连接至求和单元；所述启动单元、负温度系数电压产生单元、正温度系数电压产生单元和求和单元的一端连接VDD，所述启动单元、负温度系数电压产生单元、正温度系数电压产生单元和求和单元的另一端连接GND；所述负温度系数电压产生单元还连接至求和单元；所述求和单元还连接有基准电压输出端。本实用新型设计上无需带隙，无需三极管，无需运放，无需电阻，电路实现简单、面积小且功耗低；减小了基准电压的温度系数；本实用新型的正温度系数电压产生单元，其电路具有负反馈，提高了输出电压电源抑制比。

公开(公告)号：CN202334463U

公开(公告)日：2012-07-11

申请号：CN201120470465.5

申请日：2011-11-24

Applicant: 福州大学

Inventor： 胡炜 ,  何明华 ,  王法翔 ,  张志晓

IPC: H03K5/24 ,  G05F1/56

Abstract: 本实用新型涉及一种高精度电压比较器，其特征在于：包括模拟缓冲器、偏置电路、时钟控制电路以及依次级联的第一前置放大器、第二前置放大器、第三前置放大器、第四前置放大器和后级Latch锁存再生电路；所述的第一前置放大器、第二前置放大器、第三前置放大器、第四前置放大器和后级Latch锁存再生电路之间均连接有耦合电容，所述的偏置电路为四级前置放大器、时钟控制电路以及模拟缓冲器提供偏置电压；所述的模拟缓冲器用于参考电压的输入缓冲；所述的时钟控制电路产生各电路的时钟控制信号。本实用新型采用带前置放大器的新型动态锁存比较器充分结合了传统比较器的优点，电路结构简单，速度快，精度高。

公开(公告)号：CN203350760U

公开(公告)日：2013-12-18

申请号：CN201320290976.8

申请日：2013-05-24

Applicant: 福州大学

Inventor： 胡炜 ,  许育森 ,  黄继伟 ,  黄凤英 ,  林安 ,  安奇

IPC: G05F1/567

Abstract: 本实用新型涉及一种高电源抑制比、低功耗基准电流和基准电压产生电路，其特征在于：包括PMOS管P1、P2和P3以及NMOS管N1、N2、N3、N4和N5，电源VDD连接所述N1的栅极、所述P1、P2和P3的源极以及所述N2和N3的漏极，所述P1的漏极连接所述P1、P2和P3的栅极以及所述N1的漏极，所述N1的源极连接所述N3的源极和所述N4的漏极，所述N4的栅极连接所述N5的栅极和漏极以及所述P2的漏极，所述N2的栅极连接所述N3的栅极和漏极，所述N2、N4和N5的源极连接电源GND，所述P3的漏极作为所述基准电流产生电路的输出端。本实用新型的电路功耗极低，面积小，电源抑制比高。