一种存储器内建自测试方法、电路及计算机存储介质

    公开(公告)号:CN111145826B

    公开(公告)日:2021-08-31

    申请号:CN201811307935.9

    申请日:2018-11-05

    Inventor: 温浪明 谭鑫 陈恒

    Abstract: 本发明公开一种存储器内建自测试方法、电路及计算机存储介质,用于提高检测效率。其中的存储器内建自测试方法包括:将从ROM读取的当前地址的数据与当前校验码进行校验运算,获得后一校验码,直至遍历所述ROM内的所有需要校验运算的地址,获得最终校验码;其中,所述当前校验码为前一地址的数据经校验运算得到的校验码,所述后一校验码用于与后一地址的数据进行校验运算;根据所述最终校验码及所述ROM内存储的标准校验码判断所述ROM是否存在缺陷。

    待机低功耗芯片、芯片进入及退出待机低功耗模式的方法

    公开(公告)号:CN112732068A

    公开(公告)日:2021-04-30

    申请号:CN201910975341.3

    申请日:2019-10-14

    Abstract: 本发明公开了一种待机低功耗芯片、芯片进入及退出待机低功耗模式的方法,其中,该芯片包括:可断电工作域,用于实现芯片的非唤醒工作;常电工作域,与可断电工作域连接,用于对可断电工作域的供电通断进行控制;常电工作域与可断电工作域均与外部供电电源连接,而且,常电工作域与外部供电电源持续连通。通过将芯片划分成在在待机时断电的可断电工作域和始终不断电的常电工作域,使得在芯片待机时,可断电工作域处于断电状态,只有常电工作域的产生功耗。当然,可断电工作域的功耗可以忽略不计。从而就可以有效的降低该芯片在待机时的功耗。

    一种模数转换采集电路和芯片

    公开(公告)号:CN112152626A

    公开(公告)日:2020-12-29

    申请号:CN202011049101.X

    申请日:2020-09-29

    Abstract: 本申请涉及电路技术领域,提供一种模数转换采集电路和芯片,用于解决模数转换采集电路中输出数据处于亚稳态的问题。该电路包括:系统时钟,用于产生系统时钟信号;时钟生成模块,用于产生模数转换时钟信号;数据分离模块,用于接收单路数字信号和同步信号,并将所述单路数字信号转换为多路数字信号,并根据所述同步信号为每路数字信号生成数据有效信号;数据同步模块,包括第一采样单元和第二采样单元,所述第一采样单元用于在第一触发脉冲信号的控制下,采集所述模数转换时钟信号以及所述每路数字信号,输出数据锁存信号;所述第二采样单元在第二触发脉冲信号的控制下,采集所述数据锁存信号以及系统时钟信号,输出数据通道信号。

    一种存储器内建自测试方法、电路及计算机存储介质

    公开(公告)号:CN111145826A

    公开(公告)日:2020-05-12

    申请号:CN201811307935.9

    申请日:2018-11-05

    Inventor: 温浪明 谭鑫 陈恒

    Abstract: 本发明公开一种存储器内建自测试方法、电路及计算机存储介质,用于提高检测效率。其中的存储器内建自测试方法包括:将从ROM读取的当前地址的数据与当前校验码进行校验运算,获得后一校验码,直至遍历所述ROM内的所有需要校验运算的地址,获得最终校验码;其中,所述当前校验码为前一地址的数据经校验运算得到的校验码,所述后一校验码用于与后一地址的数据进行校验运算;根据所述最终校验码及所述ROM内存储的标准校验码判断所述ROM是否存在缺陷。

    低功耗电路及其控制方法
    17.
    发明授权

    公开(公告)号:CN106802709B

    公开(公告)日:2019-08-16

    申请号:CN201611076785.6

    申请日:2016-11-28

    Abstract: 本发明公开了一种低功耗电路及其控制方法。其中,该低功耗电路包括:第一寄存器,第一寄存器的输入端输入低功耗模式信号,用于当低功耗模式信号为高电平信号时,第一寄存器的反向输出端输出低电平信号;时钟门控器,时钟门控器的控制端与第一寄存器的反向输出端连接,时钟门控器的输入端输入时钟信号,时钟门控器的输出端分别与负载和第一寄存器的时钟控制端连接,用于输出低电平信号至负载,以使负载处于静止状态。本发明解决了现有技术中便携式系统中芯片内部的动态功耗大的技术问题。

    一种norflash的读取控制电路和方法

    公开(公告)号:CN106548803A

    公开(公告)日:2017-03-29

    申请号:CN201610956935.6

    申请日:2016-10-26

    Inventor: 陈恒 方励 温浪明

    Abstract: 本发明涉及一种norflash的读取控制电路和方法,读取控制电路包括门控时钟电路、延时控制器、数据选择器,门控时钟电路,用于在低频情况下,产生读取触发信号;延时控制器,用于在高频情况下,产生读取触发信号;数据选择器的输入端连接所述门控时钟和延时控制器的输出端,选择输出所述读取触发信号至norflash。本发明norflash读取控制电路和方法,实现CPU工作在更低频率而不损失执行效率,同时支持CPU工作在高频率,实现CPU工作在不同的频率下,达到flash读取的最高效率。

    数据访问方法及数据访问桥

    公开(公告)号:CN112347008B

    公开(公告)日:2024-08-09

    申请号:CN202011212967.8

    申请日:2020-11-02

    Abstract: 本申请涉及一种数据访问方法及数据访问桥,该方法包括:通过APB总线获取CPU访问对应的目标IP模块的访问请求;根据访问请求确定访问类型,其中,访问类型包括写操作和读操作;若访问类型为写操作,则通过APB总线向CPU返回第一释放总线信号,使目标IP模块释放APB总线,以允许CPU在获取到第一释放总线信号后通过APB总线访问其他IP模块。通过本申请在写操作时能够在不提高IP模块的频率的基础上使IP模块提前释放APB总线,提高APB了总线利用率,减小了系统整体功耗,同时很好地解决了写操作时由于IP模块长时间占用APB总线带来的闪屏问题。

    一种数据异步采集方法、系统和设备

    公开(公告)号:CN112445740B

    公开(公告)日:2024-07-02

    申请号:CN201910824304.2

    申请日:2019-09-02

    Abstract: 本申请所提供的一种数据异步采集方法、系统和设备,所述方法包括:接收同步时钟信号经IO输出端、SPAD、IO输入端、SPI控制器端后输出的异步时钟信号,所述同步时钟信号由SPI主机端时钟生成器生成;接收SPI从机端发送的数据信号,并根据所述异步时钟信号对所述数据信号进行数据采集;本申请通过从PIN脚拉回SCK同步时钟信号进行数据异步接收、采集,解决了SPI通信因由于时钟和数据信号在IO以及走线的延迟造成的时序紧张及速度受限的问题,同时后端设计版图时对时序的把控也更加方便,能够有效的提高SPI主机端通信速度。

Patent Agency Ranking